标签: sram读写测试

SRAM读写测试Verilog`timescale1ns/1psmoduledi10SRAM(clk,rst_n,led,sram_addr,sram_wr_n,sram_data);inputclk;//50MHzinputrst_n;//低电平复位outputled;//LED1//CPLD与SRAM外部接口output[14:0]sram_addr;//SRAM地址总线outputsram_wr_n;//SRAM写选通inout[7:0]sram_data;//SRAM数据总线//-------------------------------------------------------reg[25:0]delay;//延时计数器always@(posedgeclkornegedgerst_n)if(!rst_n)delayelsedelay//-------------------------------------------------------reg[7:0]wr_data;//SRAM写入数据总线reg[7:0]rd_data;//SRAM读出数据reg[14:0]addr_r;//SRAM地址总线wiresram_wr_req;//SRAM写请求信号wiresram_rd_req;//SRAM读请求信号regled_r;//LED寄存器assignsram_wr_re……