标签: uart232

VHDL版本基于FPGA实现的UART232程序[pic]现在调uart232程序有数据遗失的问题。比如串口输入1122334455，实际发送只有113355.是不是接收模块要写个缓存？怎么改呢？我写了3个模块：波特率产生模块，接收模块，发送模块模块间连接关系为：bclk=bclkr=bclktresetb=resetr=reset（8位数据接收完毕）r_ready=xmit_cmd_p（有数据待发送）模块外接端口为：clk接芯片时钟（50MHZ）Rxdr串口输入Txd串口输出entitybaudisPort(clk,resetb:instd_logic;bclk:outstd_logic);endbaud;entityreceiverisgeneric(framlenr:integer:=8);Port(bclkr,resetr,rxdr:instd_logic;--定义输入输出信号r_ready:outstd_logic;rbuf:outstd_logic_vector(7downto0));endreceiver;entitytransferisgeneric(framlent:integer:=8);Port(bclkt,resett:instd_logic;xmit_cmd_p:instd_logic:='0';--定义输入输出信号txdbuf:instd_logic_vector(7downto0)……