tag 标签: 硬件加速器

相关博文
  • 热度 4
    2023-9-26 13:17
    798 次阅读|
    0 个评论
    在众多行业的数字化转型过程中,基于硬件的数据处理加速是构建高性能、高效率智能系统的关键之处,因而市场上出现了诸如 FPGA 、 GPU 和 xPU 等许多通用或者面向特定应用(如 NPU )的硬件加速器。尽管它们的性能和效率都高于通用处理器,但是开发人员还是一直在为各种新兴应用寻找可重构的但性能又如 ASIC 一样的硬件加速器,同时还可以最大限度重用其开发成果。 高性能 FPGA 成为了诸多智能化应用的首选硬件加速器, 相对于目前大热的 GPU 来进行数据加速,采用 FPGA 的实现方式通常可以带来更低的延迟和更高的能效;同时, 当新的需求、应用、协议和安全威胁出现时, FPGA 能够更新算法和协议处理,从而使它们成为网络加速的理想基础平台;尤其是具有独立内部宽带连接 的片上网络( NOC ) 和高速外部接口(单通道 112Gbps )的新一代 FPGA 器件,足以应付和处理巨大的数据流量。 但是从诸如大模型、新一代通信、智能驾驶、自动驾驶和金融科技等近年来不断快速成长的新兴市场来看,企业投入了巨大成本和大量时间去做 FPGA 开发,仅靠 FPGA 器件这样的可编程硬件是不能全面应对市场和生态的发展演变的。 这是因为他们的企业数据中心或者边缘计算解决方案在不同的发展阶段,对硬件的产品形态和成本的要求是不一样的,他们需要尽可能不改动已有的 FPGA 开发成果并找到合理硬件形态来适配应用的规模和使用量。 在不久前发布的新版白皮书《软件定义的硬件提供打开高性能数据加速大门的钥匙( WP019 )》中,就揭示了一种全新的可编程硬件应用模式,可以为用户带来巨大的方便性和经济性。 例如,在研发的初期可更快更方便地采用符合 PCIe 等标准接口的加速卡来启动项目和小规模量产;而在全面量产时则可以选择独立 FPGA 芯片来打造系统产品;如果应用规模进一步上升,还可以选择嵌入式 FPGA ( eFPGA ) IP 产品来定制 SoC 或者 ASIC 。 作为一家长期提供硬件加速卡产品的供应商,在从云加速的高性能计算到相关设备的多样化市场中, BittWare 是唯一一家可与多家主流 FPGA 芯片 供应商合作的重要批量化供应商, 在基于 FPGA 的 PCIe 板卡设计方面积累了丰富的经验, 能够满足企业客户的质量认证、验证、产品生命周期管理和支持需求,这些客户希望为关键任务型应用去大规模部署 FPGA 加速器。 BittWare 与 Achronix 紧密合作开发了最新一代的基于 Achronix 的 FPGA 芯片的 PCIe 加速卡。 Achronix 是唯一一家能够同时提供独立 FPGA 芯片和嵌入式 eFPGA IP 的 FPGA 技术 供应商,在双方合作开发了 PCIe 加速卡以后,用户的开发成果可以得到更广泛的应用,而且对硬件形态的选择则更加灵活和经济。 这款 VectorPath™S7t-VG6 加速卡使用了 Achronix 采用 7nm 工艺打造的、结合了很多功能的 Speedster®7t FPGA 芯片,不仅可以在内部提供高吞吐量数据加速,而且还支持从机器学习到先进仪器等系统所需的高度分布式、网络化的架构。 VectorPath S7t-VG6 中使用的 Speedster7t FPGA 直接支持分布式架构,标志着传统 FPGA 架构的重大转变,使面向软件的开发人员更容易构建定制处理单元。这种创新的新架构与传统 FPGA 形成鲜明对比,这非常适合今天数据通量巨大的智能化应用,而传统 FPGA 的设计并不注重数据加速。 与传统的 FPGA 架构相比, Speedster7t FPGA 芯片的一个关键差异化点在于它包括一个创新的二维片上网络( 2D NoC ),可以在逻辑阵列内的处理单元与各种片上高速接口和存储器端口之间传输数据。 Speedster7t NoC 不再需要设计 CDC 和交换功能来将加速器连接到高速数据或内存端口。通过简单地将这些功能连接到 NoC ,就消除了连接方面的难题,从而简化了设计,减少了 FPGA 资源的消耗,提高了性能并简化了时序收敛。 考虑到用户需要在多种多样的应用中寻求数据加速功能, BittWare 和 Achronix 已经创建了一种高度灵活的引擎,无论它们是被单独使用,还是作为大型异构处理阵列中的一部分,都可以被轻松部署。作为该加速卡的核心芯片, Speedster7t FPGA 为开发人员提供了构建高吞吐量应用的能力,这些应用可以充分利用可编程逻辑、 PCIe Gen5 以及高达 400 Gbps 的以太网连接。 BittWare 的软件和支持保证了这些开发人员在插入加速卡后,就可以立即开始工作,即可支持应用的开发和量产。同时,由于这些加速卡上 FPGA 和 Speedster7t FPGA 及 Speedcore eFPGA IP 皆使用同一开发工具, 随着应用的变化和市场发展,这些硬件组合可以最大限度地延长其生命周期,并为最终应用的商业化提供了更多的选择。 完整内容,请点击“阅读原文”或者复制一下链接下载和阅读《 白皮书:软件定义的硬件提供打开高性能数据加速大门的钥匙 ( WP019 ) 》 。或者发邮件到: Dawson.Guo@achronix.com ,以预约进一步的技术与解决方案交流。 阅读原文链接: https://www.achronix.com/sites/default/files/docs/%E7%99%BD%E7%9A%AE%E4%B9%A6_%E8%BD%AF%E4%BB%B6%E5%AE%9A%E4%B9%89%E7%9A%84%E7%A1%AC%E4%BB%B6%E6%8F%90%E4%BE%9B%E6%89%93%E5%BC%80%E9%AB%98%E6%80%A7%E8%83%BD%E6%95%B0%E6%8D%AE%E5%8A%A0%E9%80%9F%E5%A4%A7%E9%97%A8%E7%9A%84%E9%92%A5%E5%8C%99%EF%BC%88WP019%EF%BC%89.pdf 关于 Achronix 半导体公司 Achronix 半导体公司是一家总部位于硅谷的无晶圆厂半导体公司,提供基于高端 FPGA 的高性能数据加速解决方案,旨在满足高性能、密集型计算和实时性处理的应用需求。 Achronix 是唯一一家同时提供高性能高密度的独立 FPGA 芯片和可授权的 eFPGA IP 解决方案的供应商。通过面向人工智能、机器学习、网络和数据中心应用的即用型 VectorPath® 加速卡 , Achronix 的 Speedster®7t 系列 FPGA 和 Speedcore ™ eFPGA IP 产品得到进一步增强。所有的 Achronix 产品都由 Achronix 工具套件 完全支持,使客户能够快速开发自己的定制应用。 Achronix 的业务遍布全球,并在美国、欧洲和亚洲设有销售团队和研发设计团队。如需了解更多信息,请访问 www.achronix.com 。
相关资源
  • 所需E币: 0
    时间: 2020-12-25 20:18
    大小: 359.46KB
    上传者: czd886
    基于FPGA的一种μC_OS-Ⅱ硬件加速器设计
  • 所需E币: 0
    时间: 2020-9-28 19:03
    大小: 732.07KB
    上传者: LGWU1995
  • 所需E币: 0
    时间: 2020-9-26 21:41
    大小: 883.55KB
    上传者: LGWU1995
    充分利用数字信号处理器上的片内FIR和IIR硬件加速器
  • 所需E币: 1
    时间: 2020-4-16 10:35
    大小: 393KB
    上传者: 十次方
    近几十年来,图形处理器(GPU)已从最初作为大型电玩的视频显示适配器演进为一个强大的计算中心,并且正在推动人工智能和机器学习的发展,包括从石油和天然气勘探到自然语言处理等众多领域的计算工作。如今,GPU正在自动驾驶和先进驾驶辅助系统(ADAS)技术的发展中扮演着越来越重要的作用。
  • 所需E币: 3
    时间: 2019-12-24 21:58
    大小: 200.27KB
    上传者: rdg1993
    并不是所有的功能都同样适用于解决电路频率问题。当硬件能够同时执行几个操作时,并行工作的功能会运行的更快一些,在一定时钟速率下,性能会更好,而在性能相同时,可以降低时钟速率。在芯片设计中增加硬件能够降低功耗要求,同时保持性能不变。白皮书在嵌入式系统中增加硬件加速器,降低功耗并不是所有的功能都同样适用于解决电路频率问题。当硬件能够同时执行几个操作时,并行工作的功能会运行的更快一些,在一定时钟速率下,性能会更好,而在性能相同时,可以降低时钟速率。在芯片设计中增加硬件能够降低功耗要求,同时保持性能不变。引言人们在嵌入式系统上的设计经验一直是认为增加硬件会提高功耗。但是,仔细的使用硬件加速器打破了这一经验:增加硬件会降低功耗。通过分析算法,在可编程逻辑中实现合适的加速器,开发人员不但提升了嵌入式计算系统的设计性能,而且同时降低了功耗。测试结果表明,加速器扩展了综合考虑选项,从相同功耗下性能提高200倍到相同性能时功耗降低90%。由于历史原因,可编程逻辑一直背负了高功耗逻辑设计方法这一名声。经验认为,在一定的工艺技术条件下,集成电路的功耗大致与芯片面积成正比,可编程逻辑实现的设计规模一般要大于硬线逻辑。这虽然是暗示,但实际是一种误导。对于集成电路,比面积相关功耗更重要的是频率相关功耗。当晶体管切换状态时,CMOS电路吸收大部分电流,因此电路工作频率对功耗的影响要远远大于芯片面积的影响。频率越高,功耗要求就越大。这样,设计人员有可能通过增加电路来降低功耗,前提条件是增加硬件能够显著降低时钟速率。多年以来,嵌入式处理器依靠定制硬件来加速常用的算法,例如,图像或者信号处理等,在单位时钟周期中完成更多的工作。这一方法虽然提高了系统性能,但是没有降低系统时钟或者动态功耗。如果采用硬件能够加速软件算法同时……