标签: ad9548

AD9548用作GPS可驯Stratum2时钟AN-1002应用笔记OneTechnologyWayP.O.Box9106Norwood,MA02062-9106,U.S.A.Tel:781.329.4700Fax:781.461.3113www.analog.comAD9548用作GPS可驯Stratum2时钟作者：KenGentile简介同步光纤网络(SONET)是全世界大多数日常通信系统的保持要求会使Stratum2定时单元的成本大幅增加，因为稳主干。它对用于系统同步的时钟信号有严格要求，以便能定性要求的全部负担都落在时钟的本地定时源上。如果本在遍布全球的各种互连系统上可靠地传输数据。该系统由地时钟源为恒温控制晶振(OCXO)，则只有最稳定（非常多层次的精密定时单元组成，这些定时单元按照精度和漂昂贵）的产品才是可行的选项。因此，随着……

简介如AD9548数据手册所述，AD9548的输入端最多可支持八个独立参考时钟信号。八路输入各有一个专用参考监控器，判断输入参考信号的周期是否满足用户要求。图1是参考监控器和必要支持元件的框图。参考监控器测量输入参考信号的周期，并声明信号是过慢还是过快，即表示参考信号有误。该信息保存在参考状态寄存器内(各参考监控器具有用户可读取的专用状态寄存器)。虽然参考监控器将既不快也不慢的参考时钟信号视为正确，但仍会通过AD9548参考验证逻辑进一步审查。由于八个参考监控器全部相同，图1仅显示其中之一。然而应注意，所有八个参考监控器共用相同的采样时钟和用户提供的系统时钟周期值(TSYS)。所有测量时间间隔的器件必须有时钟源。对于AD9548参考监控器，时钟源就是系统时钟，由它为所有八个参考监控器提供采样时钟。请注意，采样时钟周期为32TS(其中TS是AD9548系统时钟周期)。由于参考监控器必须执行计算以决定输入参考信号的周期和精度，系统时钟周期需要采用数值表示。为此，用户提供21位数字TSYS，代表系统时钟周期，单位为皮秒(fs)。例如，如果系统时钟频率为参考监控器的目的是测量输入参考信号的周期TREF。为此，参考监控器需要用户提供输入参考信号的预期标称周期TNOM，这是一个50位数字，单位为皮秒。例如，如果预期输入参考频率为1.544MHz，则TREF=647,668,393.782fs；因此TNOM=647,668,394(舍入至最近的整数值)。请注意，TNOM和TSYS使用皮秒为单位，因此两者相对于1GHz信号均可用至少1ppm的精度来表达。必须注意，TS和TREF是系统时钟和输入参考信号的真实周期，而TSYS和TNOM分别是TS和TREF的数字近似值。这一区别很关键，因为参考监控器视TSYS为TS的精确表示。对参考监控器而言，TS与TSYS间的任何偏差都是测量误差的潜在来源。不过，该误差可以按附录A所述予以量化。AN-1064应用笔记OneTechnologyWayP.O.Box9106Norwood,MA02062-9106,U.S.A.Tel:781.329.4700Fax:781.461.3113www.analog.com了解AD9548的输入参考监控器作者：KenGentile简介参考监控器的目的是测量输入参考信号的周期TREF。为如AD9548数据手册所述，AD9548的输入端最多可支持八此，参考监控器需要用户提供输入参考信号的预期标称周个独立参考时钟信号。八路输入各有一个专用参考监控……

PHASELOCKDETECTORFILLRATELOCKTHRESHOLDFILL/DRAINLOGICBATHTUBPHASELOCKINDICATORFILLBUCKETDRAINFILLDRAINTIMEERRORSAMPLESLOCKEDLEVELUNLOCKEDLEVEL简介AD9548是一款配有直接数字频率合成器(DDS)的数字PLL，其中DDS的作用相当于模拟PLL中的VCO。由于AD9548的数字特性，设计人员还可以实现数字鉴频鉴相器（参见图1）。鉴频鉴相器的唯一用途是为用户指示PLL控制环路是否已达到符合锁定条件的状态。同样，鉴频鉴相器并不参与PLL的相位和频率采集过程，仅用作状态指示器。AD9548数字鉴频鉴相器逻辑(DPFDL)具有两个输出信号一个包含时间误差样本，构成基准电压与反馈沿之间的间差异。另一个包含周期误差样本，构成基准电压与反信号之间的周期差异。AN-1061应用笔记OneTechnologyWayP.O.Box9106Norwood,MA02062-9106,U.S.A.Tel:781.329.4700Fax:781.461.3113www.analog.com存在随机抖动时鉴频鉴相器AD9548的特性作者：KenGentile简介AD9548是一款配有直接数字频率合成器(DDS)的数字PLL的相位和频率采集过程，仅用作状态指示器。PLL，其中DDS的作用相当于模拟PLL中的VCO。由于AD9548数字鉴频鉴相器逻辑(DPFDL)具有两个输出信号。AD9548的数字特性，设计人员还可以实现数字鉴频鉴相器……

nSoFTWff2)1(简介AD9548是一款配有直接数字频率合成器(DDS)的数字PLL，其中DDS的作用相当于模拟PLL中的VCO。不过，与VCO不同的是，DDS的输出信号来源于专用的外部时钟源，即系统时钟。系统时钟本质上是DDS的采样时钟。系统时钟频率(fS)与DDS输出频率(fO)和数字频率调谐字(FTW)之间的关系如下：其中，n是DDS相位累加器中的位数(对于AD9548，n=48)。AD9548执行PLL功能的方法是通过控制FTW来产生所需的fO，这与模拟PLL通过改变VCO控制电压来产生所需的VCO输出频率相似。在大多数应用中，频率源的稳定性(模拟PLL中的VCO或AD9548中的系统时钟)不是一个大问题，因为PLL控制环路通常会补偿任何内在的频率漂移。但在环路带宽非常低的应用中，频率漂移速率需要予以特别关注，因为当频率漂移速率非常高时，环路可能无法以足够快的速度做出响应并进行补偿。这会导致PLL的输出发生相移，从而对一些时序至关重要的应用产生不利影响。同步1-pps全球定位系统(GPS)参考信号便是一例。这些应用需要0.02Hz范围内的环路带宽。采用此类低环路带宽时，AD9548系统时钟内在的频率漂移速率可造成器件失锁。这会导致出现以下问题：在不造成不利影响的前提下，AD9548片内的PLL固有的、可容许的系统频率漂移速率是多少？本应用笔记旨在提供此问题的答案。AN-1079应用笔记OneTechnologyWayP.O.Box9106Norwood,MA02062-9106,U.S.A.Tel:781.329.4700Fax:781.461.3113www.analog.com确定AD9548系统时钟低环路带宽应用中的最大容许频率漂移速率作者：KenGentile简介AD9548是一款配有直接数字频率合成器(DDS)的数字在大多数应用中，频率源的稳定性(模拟PLL中的VCO或PLL，其中DDS的作用相当于模拟PLL中的VCO。不过，与AD9548中的系统时钟)不是一个大问题，因为PLL控制环路VCO不同的是，DDS的输出信号来源于专用的外部时钟通常会补偿任何内在的频率漂移。但在环路带宽非常低的源，即系统时钟。系统时钟本质上是DDS的采样时钟。……