标签: certify

应用手册HowtoCertifyYourBluetoothProduct

应用手册HowtoCertifyYourBluetoothProduct.pdf

用多片FPGA进行ASIC设计验证的分区和综合技术用多片FPGA进行ASIC设计验证的分区和综合技术本文将介绍，如何在专业的验证软件Certify的帮助下，实现快速有效的用多片FPGA来进行ASIC设计验证。前言在现在复杂的ASIC设计中，校验（Verification）是最大的瓶颈。随着先进的半导体工艺技术不断前进，随之带来的是ASIC设计规模和设计复杂度的飞速增长，这使得传统的软件仿真工具已经无法完全解决验证的问题。而且随着越来越多的需要处理大量实时数据的应用（如视频）出现，验证技术就要求能够在接近实时频率的条件下进行验证。现在越来越多的ASIC设计者自己设计FPGA验证板来进行ASIC设计验证。用FPGA验证ASIC的好处是可以使软件的开发调试和ASIC的开发调试并行的进行。ASIC的设计者在用FPGA做验证和调试的时候会面临很多挑战。一个最大的问题就是即使是：最大容量的FPGA和复杂的ASIC相比还是太小。这意味着设计者必须把他们的ASIC设计分割到几块FPGA中。在作分割和FPGA综合的时候，没有工具帮他们做出好的分割决定，也很难确定验证板的参数和设计。这样设计者只能单调乏味的在分割、综合、板上实现几个步骤中重复，浪费大量的时间。Certify是SYNPLICITY公司的新一代设计软件，它就是针对用FPGA做ASIC验证的设计。Certify结合了RTL多片分割和业界最好FPGA综合技术。它是业界的第一个也是唯一一个针对使用多片FPGA做ASIC验证的设计工具。SOC（片上系统）ASIC的验证方法ASIC设计者面临着一系列的压力。他们的设计要达到最高的集成度，并且……

用多片FPGA进行ASIC设计验证的分区和综合技术,certify……