标签: 捷变收发器

AD9361 镜像抑制梳理 1. 指标要求 1.1 发射性能指标 a) 发射频率 2G~4.5GHz ，瞬时带宽 50M b) 镜像抑制： 45dBc 1.2 指标分析 本文主要是分析 AD9361 的镜像和本振泄露性能指标，其他指标暂不赘述。 1.2.1 何为本振泄露 RF 混频器有两个输入端口和一个输出端口，如图 1 所示。理想混频器将产生一个输出，它是两个输入的乘积。就频率而言，该输出的频率应当是 FIN + FLO 以及 FIN – FLO ，不含其它项。如果任一输入不在驱动状态下，则不会有输出。 图 1. 理想混频器 FIN 被设置为基带频率为 1 MHz 的 FBB ， FLO 被设置为本振频率为 500 MHz 的 FLO 。如果是理想混频器，它将产生一个输出，其中包含两个信号音，频率分别为 499 MHz 和 501 MHz 。 在图 1 中， FIN 被设置为基带频率为 1 MHz 的 FBB ， FLO 被设置为本振频率为 500 MHz 的 F LO 。如果是理想混频器，它将产生一个输出其中包含两个信号音，频率分别为 499 MHz 和 501 MHz 。然而，如图 2 所示，在 F BB 和 F LO ，真实混频器还将产生一些能量。 FBB 处产生的能量可以忽略不计，因为它远离所需的输出，并且将被混频器输出之后的 RF 组件滤除。无论 FBB 处产生的能量如何， FLO 下产生的能量都可能是一个问题。它非常接近或在所需的输出信号内，并且很难或无法通过滤波去除，因为滤波也会滤除所需的信号。 LO 应该用小一号或两号的产生的这种无用能量被称为 LOL 。可驱动混频器的本振 (LO) 已经泄漏到混频器的输出端口。 LO 还有其他途径可以泄漏到系统输出端，例如通过电源或跨越硅本身。无论本振如何泄漏，其泄漏都可被称为 LOL 。 图 2. 真实混频器 对于混频的过程，可以理解为两个信号在时域上乘积频域上的卷积，输入信号我们记为 本振信号我们记为 两者乘积计算为： 从数学的表达式中可以看出，在输入信号和本振信号为理想信号时，对于输出信号 Fout 只有 FIN + FLO 以及 FIN – FLO 两个信号，但是实际应用中这些信号都是非理想的，比如输入和本振信号上有直流的偏差，即记为 Cb 和 Clo ，这些在信号在频谱上的贡献，如数学表达式所示，会产生一个输入信号的泄露、本振信号的泄露和一个零频的泄露。所以 LO 泄露信号路径上表达为直流的偏移，在对于复数混频构架为 I 或 Q 信号路径中表现为增大的直流失调。其原因是 LO 直接耦合至射频信号路径中，并被以相干方式下变频至输出。结果产生混频器积，表现为直流失调，加入信号链里存在的任何残余直流失调中。 1.2.2 何为镜像 对于混频器而言，还是引用图 1 的理想混频器的构架进行分析和描述， FIN 被设置为基带频率为 1 MHz 的 FBB ， FLO 被设置为本振频率为 500 MHz 的 FLO 。如果是理想混频器，它将产生一个输出，其中包含两个信号音，频率分别为 499 MHz 和 501 MHz ，如果我们有用的信号为 501MHz ，那么 499MHz 的信号就是无用的信号。简单的理解以本振信号为中心和 501MHz 对称的信号，既可以简单的理解为有用信号的镜像。推广到零中频的 IQ 分析，问题可能变得更加复杂一些，只能叠加方法去分析。 1.2.2.1 复数 RF 混频器基本构架 图 3 是采用上变频器（发射机）配置的复数混频器原理图。两条并 行路径各有独立混频器，一个公共本振向这些路径馈送信号，本振与其中一个混频器的相位相差 90° 。两个独立输出随后在求和放大器中求和，产生所需的 RF 输出。不管是对于 ADC 输入或是 DAC 输出，零中频的基本的构架都是适用的。 图 3. 复数发射机基本架构 在研究 I 和 Q 信号的在输出端的贡献时，我们应该采用电路分析的基本叠加定理进行分析和推导。 该配置有一些简单但非常有用的应用。假设仅在 I 输入上输入一个信号音，但是在 Q 输入端口不施加任何的输入信号，如图 4 所示。假定 I 输入上的信号音频率为 x MHz ，则 I 路径中的混频器产生 LO 频率 ±x 的输出。由于没有信号施加于 Q 输入，此路径中的混频器产生的频谱为空， I 混频器的输出直接成为 RF 输出。 图 4. I 路径分析 同理，假设仅向 Q 输入施加一个频率为 x 的信号音。 Q 混频器进而产生信号音为 LO 频率 ±x 的输出。由于没有信号施加于 I 输入，其混频器输出静音， Q 混频器的输出直接成为 RF 输出，输出结果如图 5 所示。 图 5. I 路径分析 看起来，图 4 和图 5 的输出似乎完全相同。但实际上，二者有一个关键差异，那就是相位。假设将相同信号音同时施加于 I 和 Q 输入，并且输入通道之间存在 90° 相移，如图 6 所示 图 6. 同时施加 I 和 Q 信号的路径分析 对于混频的过程，可以理解为两个信号在时域上乘积频域上的卷积，对于复数混频构架而言， I 和 Q 分别混频在叠加即可。 在合路后的输出只有一根单点得到输出信号，这就是我们需要单音信号。仔细审视混频器输出，我们观察到： LO 频率加输入频率的信号是同相的，但 LO 频率减输入频率的信号是异相的。这导致 LO 上侧的信号音相加，而下侧的信号音相消。没有任何滤波，我们便消除了其中一个信号音（或边带），产生的输出完全位于 LO 频率的一侧。 上面计算的 I 信号比 Q 信号超前 90° 。如果变更配置使得 Q 信号比 I 信号超前 90° ，那么可以预期会有类似的相加和相消，但在这种情况下，所有信号将出现在 LO 的左测。详细计算不在赘述，请参照上述。 理论上应当可以让全部能量仅落在 LO 的一侧。然而，当 时，在实践中完全相消是不可能发生的，有一些能量会留在 LO 的另一侧，这就是所谓镜像。为了完全消除镜像， I 和 Q 混频器输出的幅度必须完全一致，而在 LO 镜像侧上彼此之间的相位恰好相差 180° 。如果不能满足上述相位和幅度要求，那么图 4 所示的相加 / 相消过程就会不太理想，镜像频率的能量仍会存在。 也给 ZIF 无线电器件也带来了挑战，复数混频器具有同相 (I) 信号和正交相 (Q) 信号。一旦这些信号的相位或幅度出现任何不匹配，组合上变频的 I 信号和 Q 信号时会导致求和和消除性能下降，相比于在其他架构（例如超外差架构）中，可以在中间级进行镜像滤波。 ZIF 架构的主要优势是去除了这些滤波器和中间混频器级，但这需要极佳的 I 和 Q 平衡才能将镜像幅度降低到可接受水平。 1. 不满足要求的指标 图 7. DAC 实际输出频谱 如图 7 ，在 性能测试时， DAC 输出性能测试，本振为 2.5GHz ， NCO 频率为正偏 25MHz ，对于输出而言 2.525GHz 为有用信号， 2.5GHz 为本振泄露， 2.475GHz 为镜像。通过测试的结果来看， DAC 输出性能指标为本振泄露为 44dBc ，而镜像抑制只有 47dBc 。协议要求镜像抑制大于 45dBc ，实际测试的镜像抑制指标满足协议要求，但是切换本振之后， 3GHz 性能只有 39dBc 。同时在实际输出的 DAC 频谱上，本振泄露和镜像抑制在跳，不是一个固定的值。 2. 与开发板性能对比 图 8. 开发板 DAC 实际输出频谱 如图 8 ，测试验证开发板 DAC 输出性能测试，本振为 2.5GHz ， NCO 频率为正偏 25MHz ，对于输出而言 2.525GHz 为有用信号， 2.5GHz 为本振泄露， 2.475GHz 为镜像。通过测试的结果来看， DAC 输出性能指标为本振泄露为 63dBc ，而镜像抑制只有 50dBc 。对比之下相差 10dB ，同时 DAC 输出的本振泄露和镜像抑制是一个比较固定的值，不会跳。同时开发板近带的杂散也比较多。 3. 问题分析 4.1 本振泄露和镜像抑制在跳问题 验证 1 更改 NCO 频率 DAC 性能测试时，采用的 NCO 为 24M ， AD9361 的系统时钟也是 25M ，为了排除时钟的泄露带来的误差，修改 NCO 的频率为 24M ，测试结果如图 9 所示，核对 DAC 输出频谱，发现本振泄露和镜像抑制不会跳，但是在频谱上可以看到和信号频偏 25M 的杂散。 图 9. NCO 24MHz 输出频谱 验证 2 采用开发板验证输出 使用开发板测试时，采用的 NCO 为 25M ，本振 2.5GHz ， AD9361 的系统时钟也是 30M 。测试结果如图 10 所示，本振泄露和镜像抑制是一个比较固定的值，但是在频谱上可以看到和信号频偏 30M 的杂散。 图 10. 开发板 NCO 25MHz 输出频谱 验证 3 更换晶振频率 DAC 性能测试时，采用的 NCO 为 25M ， AD9361 的系统时钟也是 30M ，测试结果如图 11 所示，核对 DAC 输出频谱，发现本振泄露和镜像抑制不会跳，但是在频谱上可以看到和信号频偏 30M 的杂散。 图 11. 采用 30M 晶体输出频谱 分析上面验证的结果，可以定位本振泄露和镜像抑制在跳，不是一个固定的值的原因是 AD9361 采用 25MHz 系统时钟时， 25M 时钟分量泄露到 DAC 的输出端上，在 NCO 为 25M 时，输出本振泄露就和随信号偏移 25M 时钟分量进行叠加，导致输出的本振泄露和镜像抑制在跳，解决方案就是更换 AD9361 的系统时钟为 30M ，规避 25M 的叠加。 4.2 镜像抑制指标不达标 导致镜像的原因 复数混频器具有同相 (I) 信号和正交相 (Q) 信号。一旦这些信号的相位或幅度出现任何不匹配，组合上变频的 I 信号和 Q 信号时会导致求和和消除性能下降，相加 / 相消过程就会不太理想，镜像频率的能量就会一直存在，就会影响到输出的性能指标。 采用内部 QEC 校准 图 12 采用 QEC 校准 如图 12 ，在 性能测试时， DAC 输出性能测试，本振为 3.0GHz ， NCO 频率为正偏 25MHz ，对于输出而言 3.025GHz 为有用信号， 3.0GHz 为本振泄露， 2.975GHz 为镜像。通过测试的结果来看，采用内部的 QEC 校正， DAC 输出性能指标为本振泄露为 47dBc ，而镜像抑制只有 39dBc ，内部的 QEC 校正的效果比较差。相比于开发板值相差 10dB 。 采用手动校准 图 13 采用手动校准 如图 13 ，在 性能测试时， DAC 输出性能测试，本振为 3.0GHz ， NCO 频率为正偏 25MHz ，对于输出而言 3.025GHz 为有用信号， 3.0GHz 为本振泄露， 2.975GHz 为镜像。通过测试的结果来看，采用内部的手动校正， DAC 输出性能指标为本振泄露为 59dBc ，而镜像抑制只有 63dBc ，内部的手动校正的效果比较好。相比于开发板值优 10dB 。 4. 提出解决问题的方案 5.1 相关寄存器调节 如图 14 相关寄存器调节 在实践中完全相消是不可能发生的，有一些能量会留在 LO 的另一侧，这就是所谓镜像。为了完全消除镜像， I 和 Q 混频器输出的幅度必须完全一致，而在 LO 镜像侧上彼此之间的相位恰好相差 180° 。如果不能满足上述相位和幅度要求，那么的相加 / 相消过程就会不太理想，镜像频率的能量会存在。所以在优化 AD9361 的镜像抑制就是优化 I/Q 路的相位和幅度，从而使镜像性能到达最佳，同时在优化 AD9361 的本振泄露就是优化 I/Q 路路径上的直流偏移，在 ADI 官方推荐的资料中，给出相关的优化参数，如图 14 所示， 0x08e 和 0x8f 是用于优化输出通道 1 的镜像抑制， 0x092 和 0x093 是用于优化输出通道 1 的本振泄露，该参数表也为手动校准提供优化方案，手动校准时调节上述的寄存器使本振泄露和镜像抑制可以达到 60dBc 的抑制。 4.2 ADI 官方优化方案 如图 15 ADI 的优化方案 如图 15 所示， 0x0A0 从 0 到 31 （使用下面的语句），用频谱仪测试本振泄露和镜像抑制，调节 0x0A0 的值，使得本振泄露和镜像抑制达到最优性能。 5. 总结 总体对于 AD9361 的调试而言，其发射端口的 QEC 校准机制并不是那么可靠，发射端口的 QEC 校准不是和接收通道一般具有的跟踪校准，只是上电初始化时应用校准，同时对于 AD9361 构架而言，其外部并无反馈机制，这就导致在外部电路多样化时无法完成适应外围变化的镜像抑制和本振泄露参数，整体而言就是一个开环的输出端口，可调整的空间比较小。对于后期优化和验证，可以采用其中一个 RX 通道作为 TX 的校正反馈路径，在处理器端完成手动 QEC 算法的校正，以满足在 AD9361 自身校准不理想下去优化其镜像抑制和本振泄露性能。难点在于手动 QEC 算法验证上，采用什么样的校准机制进行调整，待后续的验证和开发。