tag 标签: 的频

相关资源
  • 所需E币: 5
    时间: 2020-1-10 11:38
    大小: 1.43MB
    上传者: 16245458_qq.com
    第十三章数字信号的频域组件第十三章数字信号的频域组件网络南研所陈克桂我们在分析数字信号的完整性时,注意到由于频率的不同传输线的延时也不同,一般指不同频率下趋肤效应的电阻、电感以及介质的介电常数的变化所产生的不同。我们对这些影响进行分析时,由于数字信号不是正弦波,而是无限个正弦波的叠加,所以处理起来有一定的难度。根据数字信号的方波特性,频率组件频谱公式可表示为:[pic](1)1.式是50%的占空比周期方波的傅立叶展开式,F是频率,t是时间,n为1,3,5,7。。。。具体到100MHz的方波就是由无限个100MHz的奇次倍正弦波(如:100,300,500。。。)叠加而成,这些奇次倍的正弦波称为谐波,n=1称一次谐波,n=3称三次谐波,依次类推。n取的越大,所得频域组件越高,由组件峰值所形成的波形的包络线如下图所示。[pic]应该提醒的是,因为实际的数字信号并不是真正的50%占空比方波,因此会包含偶次谐波,即便是时钟信号也是这样。我们在分析数字信号的时候,通常采用一种称为近似法的办法分析频率组件。当然,有很多种分析办法,如可以用频谱分析仪通过在实验室实际测量的办法得到频域组件或者对通过仿真或测量的波形进行FFT分析产生所有的频谱分量,很多工具都可以进行FFT分析,如:MSEXEL、MATHEMATICA、MATCHED,通……
  • 所需E币: 5
    时间: 2020-1-10 12:41
    大小: 407.47KB
    上传者: 2iot
    高速设计技术-第十三章:数字信号频域组件,第十三章数字信号的频域组件……
  • 所需E币: 3
    时间: 2020-1-13 10:47
    大小: 305.72KB
    上传者: givh79_163.com
    静电放电电流的频谱分析与计算2003年8月高电压技术第29卷第8期・23・电磁兼容静电放电电流的频谱分析与计算朱长清,刘尚合,魏明,范丽思ΞAnAnalysisandCalculationonSpectrumofESDCurrent(军械工程学院静电与电磁防护研究所,石家庄050003)摘要从静电放电的人体模型入手,从理论上详细分析并计算了更具实际意义的人体2金属模型静电放电电流的频谱,解决了电磁兼容(EMC)测试中注入信号的特性问题。计算结果表明静电放电的高频能量相对较少,存在一有效带宽。静电放电电流的准确测试系统应有超宽频带和近百dB的动态测定范围。AbstractStartingfromanalyzingthehumanbodymodelofESD,thespectrumofelectrostaticdischargecurrents,ofmoreactualhumanbody2metalmodel,hasbeentheoretical2.Theproblemaboutthelyanalyzedandcalculatedindetailpropertyofinjectedsignalinelectromagneticcompatibility(EMC)testhasbeensolved.关键词ESD放电电流频谱分析KeywordsESDdischargecurrentspectrumanalys……
  • 所需E币: 4
    时间: 2020-1-14 09:53
    大小: 521.5KB
    上传者: rdg1993
    放大电路的频率响应                     第三章放大电路的频率响应一、选择正确答案填入空内。(1)测试放大电路输出电压幅值与相位的变化,可以得到它的频率响应,条件是。A.输入电压幅值不变,改变频率B.输入电压频率不变,改变幅值C.输入电压的幅值与频率同时变化(2)放大电路在高频信号作用时放大倍数数值下降的原因是,而低频信号作用时放大倍数数值下降的原因是。A.耦合电容和旁路电容的存在B.半导体管极间电容和分布电容的存在。C.半导体管的非线性特性D.放大电路的静态工作点不合适(3)当信号频率等于放大电路的fL或fH时,放大倍数的值约下降到中频时的。A.0.5倍B.0.7倍C.0.9倍即增益下降。A.3dBB.4dBC.5dB(4)对于单管共射放大电路,当f=fL时,[pic]与[pic]相位关系是。A.+45˚B.-90˚C.-135˚当f=fH时,[pic]与[pic]的相位关系是。A.-45˚B.-135˚C.-225˚二、电路如图T3.2所示。已知:VCC=12V;晶体管的Cμ=4pF,fT=50MHz,[pic]=100Ω,β0=80。试求解:(1)中频电压放大倍数[pic];(2)[pic];(3)fH和fL;(4)画出波特图。[pic]图T3.2已知某放大电路的波特图如图T3.3所示,填空:(1)电路的中频电压增益20lg|[pic]|=dB,[pic]=。(2)电路的下限频率fL≈Hz,上限频率fH≈kHz.(3)电路的电压放大倍数的表达式[pic]=。……
  • 所需E币: 4
    时间: 2020-1-14 19:21
    大小: 71.88KB
    上传者: givh79_163.com
    (verilogHDL)设计的频率切换器,一种基于硬件描述语言(verilogHDL)设计的频率切换器……
  • 所需E币: 5
    时间: 2020-1-15 10:58
    大小: 908.73KB
    上传者: 238112554_qq
    NRZ测试码型的频谱成分NRZ(11000001010011111010)(NRZ)NRZPRBSXPRBSNRZNRZNRZ)SONETSDH22327-1PRBS(1272X-1PRBS()NRZK28.5±8b10b(PRBS)(X)2X-1PRBS)8b10b-1PRBS(840NRZNRZNRZ(Tb)(1)(0)NRZNRZNRZ(PSD)(a)(b)1PSDNRZ50%(CID)CID10((s[t]=Acos[2πf0t])NRZ)2deltaAδ(t)t0A8b10b8b10b10()8CID1010(BER)64b66bBERSONET64b66bCIDSDH(10(n/T)A/T)(delta*)deltadelta8A∑nδ(t-nT)deltaT10deltadeltadelta2NRZPSD(1)L=nTb((1a)PSD01)1asinc2(f)661.25Gbps2Tb34(1110312.5MHz(1/L)sinc2(f))1.25GHz(1/Tb)((1b))(11c)1.25Gbps2.5GHz(2/Tb)(delta)sinc2(f)sin(πf)/(πf)(c)sinc2(f)sinc2(f)(sinc(f)(b))sinc2(f)201.25Gbps((K28.5±4)(1.25GHz4)2.5GHz)125MHz……
  • 所需E币: 5
    时间: 2020-1-14 14:36
    大小: 30.5KB
    上传者: rdg1993
    AT89C2051控制LMX2332的频率合成器AT89C2051控制LMX2332的频率合成器摘要:LMX2332是美国国家半导体公司生产的集成数字锁相环(PLL)电路。文章介绍了利用单片机AT89C2051控制数字锁相环LMX2332及压控振荡器JTOS-150实现低噪声频率源的方法,该方法可通过改变AT89C2051的程序得到不同频率的信号。   关键词:AT89C2051;单片机;锁相环;LMX2332;频率合成器1引言数字式频率合成器能提供长期频率稳定度与短期频率稳定度都比较高且杂波少的信号输出,而且,波道数目多、体积小、易于数字化和集成化。数字锁相环构成的数字式频率合成器是目前通信、仪表、雷达等电子技术中广泛应用的一种频率合成技术,它的基本组成如图1所示。该环路的输入端有一个数字参考分频器÷R,而在环路的反馈支路上有数字程序分频器÷N这样,当环路锁定时,压控振荡器的输出频率为:f0=Nfr=(N/R)fφ式中,fr为实际参考频率;fφ为参考晶振频率。用单片机AT89C2051控制频率合成器时,主要是向数字式频率合成器LMX2332提供适当的数字参考分频比R和数字程序分频比N。这样,根据需要改变单片机的程序就可以产生相应频率的信号。2基于单片机AT89C2051的控制电路该系统用单片机AT89C2051的P1口作为锁相环的输出端口,P1.7、P1.6、P1.5分别对应LMX2332的LE、Data、Clock。其中Data是LMX2332的数据输入脚;LE是LMX2332的使能端,低电平有效;Clock是LMX2332的时钟输入端,上升沿有效。图2所示是用AT89C2051控制的频率合成器的电路框图。其中AT89C2051与LMX2332之间通过74LS373进行缓存,否则将会在VCO输出信号中出现单……