标签: 电放
相关资源
-
PCB抗静电放电ESD的设计方法PCB时抗静电放电ESD的设计方法来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。*尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。*对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。*确保每一个电路尽可能紧凑。*尽可能将所有连接器都放在一边。*如果可能，将电源线从卡的中央引入，并远离容易直接遭受ESD影响的区域。*在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。*在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。*PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机……
-
电子产品的静电放电对策及改进要点电子产品的静电放电对策及改进要点有很多办法减小ESD产生的电磁干扰（EMI）影响电子产品或设备：完全阻止ESD产生，阻止EMI（本文中专指因ESD产生的EMI）耦合到电路或设备以及通过设计工艺增加设备固有的ESD抗扰性。ESD通常发生在产品自身暴露在外的导电物体，或者发生在邻近的导电物体上。对设备而言，容易产生静电放电的部位是：电缆、键盘及暴露在外的金属框架以及设备外壳上的孔、洞、缝隙等。常用的改进方法是在产品ESD发生或侵入危险点，例如输入点和地之间设置瞬态保护电路，这些电路仅仅在ESD感应电压超过极限时发挥作用。保护电路可以包括多个电流分流单元。有多种电路可以达到ESD干扰的特点决定的；能应付大的电流通过；考虑瞬态电压会在正、负极性两个方向发生；对信号增加的电容效应和电阻效应控制在允许范围内；考虑体积因素；考虑产品成本因素。我们可以人以下几种抑制ESD干扰的方法中选择适用的对策：外壳设计：外壳在人手和内部电路间建立隔离层，阻止ESD的发生，金属外壳同时也是阻止ESD间接放电形成的辐射及传导耦合的关键。一个完整的封闭金属壳能在辐射噪声中屏蔽电路，但由于从电路到屏蔽壳体的ESD副级电弧可能产生传导耦合，因而一些外壳设计使用绝缘体，在绝缘壳中，放置一个金属的屏蔽体。这种设计的好处是既可以防止因操作者对金属外壳的直接接触放电造成干扰，又可以防止操作者对周围物体放电时形成的EMI耦合到内部形成干扰，同时在操作者对外壳的孔、洞、缝隙放电时给放电电流一个泄放通道，防止对内部电路直接放电。这种做法的简化是在设备金属外壳上涂绝缘漆或贴一层绝缘物质，使绝缘能力大于20KV因为静电会穿过孔洞、缝隙放电，所以绝缘外壳的孔洞、缝隙与内部电路间应留有足够的空间，2cm左右的空气隙可以阻止静电放电的发生。对外壳……
-
