标签: 中阻

Verilog中阻塞和非阻塞的区别Verilog_NBA.docPRELIMINARY七八零一研究所Verilog非阻塞赋值的仿真/综合问题源文件作者：CliffordE.Cummings（SunburstDesign,Inc.）原标题：NonblockingAssignmentsinVerilogSynthesis,CodingStylesThatKill!ATTN：所有括号内“外注”为理解方便或有疑问的地方，原文里并没有。所有翻译都是为遵循“共同进步”的理想但并没有去努力得到原作者的任何书面和其它方式许可，所以仅供大家参考。本人英文和设计水平都极有限，所以不能保证与原文的精确一致和正确（只能以“驽马十步”稍作安慰吧），惭愧之后还希望大家多指教！在Verilog语言最难弄明白的结构中“非阻塞赋值”要算一个。甚至是一些很有经验的工程师也不完全明白“非阻塞赋值”在仿真器（符合IEEE标准的）里是怎样被设定执行的，以及什么时候该用“非阻塞赋值”。这篇文章将介绍怎样设定“非阻塞赋值”和“阻塞赋值”，给出了重要的使得编码可以被正确地综合的编码指导方针，和避免仿真竞争的编码风格细节。1.0介绍众所周知的逻辑建模方针是：*在always块里用“阻塞赋值”产生组合逻辑。*在always块里用“非阻塞赋值”产生时序逻辑。但是为什么？(外注：在实现组合逻辑的assign结构中，当然采用阻塞赋值语句否则的话编译工具会提醒你进行修改的。)普通的回答是：那只是关于仿真的，即使不遵照上面的规则也照样可以产生正确的综合结果。但问题是综合前的仿真结果也许会跟综合后的电路行为仿真不匹配。要明白上述建模方针背后的原因，就必须明白“非阻塞赋值”和“阻塞赋值”它们的功能和时序安排（thefunctionalityands……

高速通讯中阻抗匹配的研究t阻抗匹配的研究在高速的设计中,阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样,但是在具体的系统中怎样才能比较合理的应用,需要衡量多个方面的因素。例如我们在系统中设计中,很多采用的都是源段的串连匹配。对于什么情况下需要匹配,采用什么方式的匹配,为什么采用这种方式。例如：差分的匹配多数采用终端的匹配;时钟采用源段匹配;1、 串联终端匹配串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下,在信号的源端和传输线之间串接一个电阻R,使源端的输出阻抗与传输线的特征阻抗相匹配,抑制从负载端反射回来的信号发生再次反射.串联终端匹配后的信号传输具有以下特点：A 由于串联匹配电阻的作用,驱动信号传播时以其幅度的50％向负载端传播;B 信号在负载端的反射系数接近＋1,因此反射信号的幅度接近原始信号幅度的50％。C 反射信号与源端传播的信号叠加,使负载端接受到的信号与原始信号的幅度近似相同;D 负载端反射信号向源端传播,到达源端后被匹配电阻吸收;？E 反射信号到达源端后,源端驱动电流降为0,直到下一次信号传输。相对并联匹配来说,串联匹配不要求信号驱动器具有很大的电流驱动能力。选择串联终端匹配电阻值的原则很简单,就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输出阻抗为零,实际的驱动器总是有比较小的输出阻抗,而且在信号的电平发生变化时,输出阻抗可能不同。比如电源电压为＋4.5V的CMOS驱动器,在低电平时典型的输出阻抗为37Ω,在高电平时典型的输出阻抗为45Ω[4];TTL驱动器和CMOS驱动一样,其输出阻抗会随信号的电平大小变化而变化。因此,对TTL或CMOS电路来说,不可能有十分正确的匹配电阻,只能折中考虑。链状拓扑结构的信号网路不适合使用串联终端匹配,所有的负载必须接到……