tag 标签: 软硬件

相关博文
  • 热度 2
    2013-5-26 09:25
    657 次阅读|
    0 个评论
        我的 Altera 2012 亚洲创新设计大赛作品,与大家分享     以Altera公司的SOPC技术为例,在FPGA硬件逻辑单元用于高速并行处理的基础上,加入Nios II处理器用于完成系统的控制、调度功能,以此提高系统设计灵活性。而加入处理器所带来的问题是虽然FPGA逻辑单元可以高速并行处理任务,但受限于处理器架构,运行在Nios II处理器中的操作系统代码只能顺序执行,无法对FPGA并行处理结构进行高效调度,导致整个SOPC系统的性能下降。而若仅利用FPGA逻辑单元实现目标功能,一方面将使系统开发难度增大,另一方面也降低系统灵活性,不利于系统设计的重复使用。当然采用多核处理器可以实现多任务并行处理,但同时使用多个处理器的成本较高并会造成一定程度的资源浪费。     本文的目标是设计一种专门针对FPGA特点而优化的高速嵌入式操作系统,使其可以在单核处理器上实现真正的多任务并行处理,能够对FPGA并行处理结构高效调度,以此提升SOPC系统整体性能。本文所设计的软硬件混合式操作系统是一种嵌入式实时操作系统,按照实现方式可将嵌入式实时操作系统分为两类,第一类是类似VxWorks、eCos等完全由C语言、汇编语言编写的纯软件化操作系统,第二类是新兴的基于FPGA逻辑单元实现的纯硬件化操作系统。     纯软件嵌入式操作系统只能通过时间分片机制伪并行实现,这会使程序运行效率大打折扣,纯硬件嵌入式操作系统虽然能实现多任务并行处理,但受限于系统灵活性无法推广。本文提出了一种新的解决处理器中多任务并行处理局限性的方法,一种软硬件混合结构的操作系统,应用在基于FPGA的嵌入式处理器上,将纯软件嵌入式实时操作系统中的任务切换、消息传递等耗时C语言代码通过FPGA内部的硬件逻辑单元实现,并用FPGA逻辑单元直接搭建用于多任务并行执行的硬核模块,从而在不增加处理器个数的情况下增强系统的多任务并行处理能力。通过这种软硬件结合方式设计的操作系统,其程序执行时间可以更加精确的估计,因此可以将这种软硬件混合结构的操作系统称为高速嵌入式实时操作系统。这种操作系统的设计与实现将会给未来的通信、信号处理等高速实时系统应用带来便利。 未完待续
相关资源
  • 所需E币: 0
    时间: 2020-11-17 21:34
    大小: 564.8KB
    上传者: xgp416
    基于电子系统级设计的软硬件划分在嫡解码器中的应用资源大小:564.8KB[摘要] 本文通过一个设计实例,介绍了基于电子系统级设计,的软硬件划分在嫡解码器中的应用在视频解码的软硬件协同设计中,虚拟平台在协同验证时指出每比特消耗的时钟过多,需要对设计进行修改通过合理的软硬件划分,阶指数哥伦布解码功能被全部转由硬件实现实验结果显示,
  • 所需E币: 0
    时间: 2020-11-12 01:22
    大小: 159.04KB
    上传者: czdian2005
    自动发电控制软硬件系统设计.
  • 所需E币: 5
    时间: 2020-10-13 18:22
    大小: 8.37MB
    上传者: 彦28
    调试九法,软硬件错误的排查之道
  • 所需E币: 5
    时间: 2020-9-27 09:49
    大小: 390.19KB
    上传者: 丸子~
    浅谈不同电机应用场景的控制策略及软硬件注意细节-张飞
  • 所需E币: 0
    时间: 2020-9-18 19:07
    大小: 19.01MB
    上传者: LGWU1995
    编码:隐匿在计算机软硬件背后的语言
  • 所需E币: 1
    时间: 2020-6-17 18:12
    大小: 199.96KB
    上传者: Argent
    智能时代,电子产品丰富多彩,设计方案多多。手头有些硬件、软件方面的设计资料,包括成熟的方案,分享出来仅供大家参考,欢迎下载。
  • 所需E币: 0
    时间: 2020-6-17 09:16
    大小: 2.84MB
    上传者: samewell
    计算机软硬件行业深度报告:透过CEC、CETC看信创未来.pdf
  • 所需E币: 4
    时间: 2019-12-26 01:48
    大小: 280.41KB
    上传者: 微风DS
    面向二十一世纪的嵌入式系统设计技术第三讲:软硬件协同设计技术Hardware-SoftwareCodesign主讲教员:徐欣……
  • dsp
    所需E币: 3
    时间: 2019-12-28 21:13
    大小: 106.5KB
    上传者: 二不过三
    dsp软硬件开发要点1.电源部分 使用了AC-DC5V的变压器,在引入板子的入口处加了一个自恢复熔丝fuse以防止电路出现短路等故障,对引入的5V又加了一个10uH的电感以隔离高频部分,然后对5V还有220u和0.1u的电容滤波以期得到干净的+5V电源.为了得到适合2407A的+3.3V供电要求,使用了TI推荐的TPS7333QD,输出+3.3V/500mA,而且还有一路200ms延时的RESET信号可以复位DSP.由于电路中还有AD,DA部分,所以还需要用到模拟电压和模拟地部分,为了隔离,在系统使用了电感(10uH)或者磁珠进行隔离,如果电路要求不高的话也可以使用0ohm电阻进行隔离.2.IO口的驱动能力,由于DSP的IO口没有单片机的IO口驱动能力强,例如在控制指示发光管的时候可以加一个三极管(如8050)来增大驱动能力再驱动发光管.3.由于电路中有3.3V与5V的IC,所以在进行接口的时候要注意电平转换问题,推荐的转换芯片是74LVC245,74LVC16245等,既实现电平转换又实现了缓冲.4.由于2407A的内部AD只有10位分辨率,所以使用了AD1674外扩了ADC,为了给AD1674供电,需要+/-12V的电压,所以在电路中采用了DC-DC模块NR5D12/100,方便了电路设计.在模拟开关CD4051部分还是需要+/-电源的.5.常用的运放LM324,LM358,CA3140(高输入阻抗10^12),OP07.具体使用可查阅资料(tlc272)6.建议对DSP2407A的输入引脚最好能经过74LVC245的缓冲.SCI,SPI,CAN部分引脚起码要进行缓冲电平转换再接入DSP,有条件的话还可以用光偶(快速点的6N137,慢点的有TLP521,4N25).7.时钟部分可以选择无源的晶体或有源的振荡器.10M即可,可以利用内部的PLL……
广告