标签: 汉普

来源:电子工程专辑 http://www.hampoo.com 在高速设计中，可控阻抗板和线路的特性阻抗问题困扰着许多中国工程师。本文通过简单而且直观的方法介绍了特性阻抗的基本性质、计算和测量方法。   在高速设计中，可控阻抗板和线路的特性阻抗是最重要和最普遍的问题之一。首先了解一下传输线的定义：传输线由两个具有一定长度的导体组成，一个导体用来发送信号，另一个用来接收信号(切记“回路”取代“地”的概念)。在一个多层板中，每一条线路都是传输线的组成部分，邻近的参考平面可作为第二条线路或回路。一条线路成为“性能良好”传输线的关键是使它的特性阻抗在整个线路中保持恒定。 线路板成为“可控阻抗板”的关键是使所有线路的特性阻抗满足一个规定值，通常在25欧姆和70欧姆之间。在多层线路板中，传输线性能良好的关键是使它的特性阻抗在整条线路中保持恒定。 但是，究竟什么是特性阻抗？理解特性阻抗最简单的方法是看信号在传输中碰到了什么。当沿着一条具有同样横截面传输线移动时，这类似图1所示的微波传输。假定把1伏特的电压阶梯波加到这条传输线中，如把1伏特的电池连接到传输线的前端(它位于发送线路和回路之间)，一旦连接，这个电压波信号沿着该线以光速传播，它的速度通常约为6英寸/纳秒。当然，这个信号确实是发送线路和回路之间的电压差，它可以从发送线路的任何一点和回路的相临点来衡量。图2是该电压信号的传输示意图。 Zen的方法是先“产生信号”，然后沿着这条传输线以6英寸/纳秒的速度传播。第一个0.01纳秒前进了0.06英寸，这时发送线路有多余的正电荷，而回路有多余的负电荷，正是这两种电荷差维持着这两个导体之间的1伏电压差，而这两个导体又组成了一个电容器。 在下一个0.01纳秒中，又要将一段0.06英寸传输线的电压从0调整到1伏特，这必须加一些正电荷到发送线路，而加一些负电荷到接收线路。每移动0.06英寸，必须把更多的正电荷加到发送线路，而把更多的负电荷加到回路。每隔0.01纳秒，必须对传输线路的另外一段进行充电，然后信号开始沿着这一段传播。电荷来自传输线前端的电池，当沿着这条线移动时，就给传输线的连续部分充电，因而在发送线路和回路之间形成了1伏特的电压差。每前进0.01纳秒,就从电池中获得一些电荷(±Q)，恒定的时间间隔(±t)内从电池中流出的恒定电量(±Q)就是一种恒定电流。流入回路的负电流实际上与流出的正电流相等，而且正好在信号波的前端，交流电流通过上、下线路组成的电容，结束整个循环过程。过程如图3所示。 线路的阻抗 对电池来说，当信号沿着传输线传播，并且每隔0.01纳秒对连续0.06英寸传输线段进行充电。从电源获得恒定的电流时，传输线看起来像一个阻抗器，并且它的阻抗值恒定，这可称为传输线路的“浪涌”阻抗(surge impedance)。 同样地，当信号沿着线路传播时，在下一步之前，0.01纳秒之内，哪一种电流能把这一步的电压提高到1伏特？这就涉及到瞬时阻抗的概念。 从电池的角度看时，如果信号以一种稳定的速度沿着传输线传播，并且传输线具有相同的横截面，那么在0.01纳秒中每前进一步需要相同的电荷量，以产生相同的信号电压。当沿着这条线前进时，会产生同样的瞬时阻抗，这被视为传输线的一种特性，被称为特性阻抗。如果信号在传递过程的每一步的特性阻抗相同，那么该传输线可认为是可控阻抗传输线。 瞬时阻抗或特性阻抗，对信号传递质量而言非常重要。在传递过程中，如果下一步的阻抗和上一步的阻抗相等，工作可顺利进行，但若阻抗发生变化，那会出现一些问题。 为了达到最佳信号质量，内部连接的设计目标是在信号传递过程中尽量保持阻抗稳定，首先必须保持传输线特性阻抗的稳定，因此，可控阻抗板的生产变得越来越重要。另外，其它的方法如余线长度最短化、末端去除和整线使用，也用来保持信号传递中瞬时阻抗的稳定。 特性阻抗的计算 简单的特性阻抗模型：Z=V/I，Z代表信号传递过程中每一步的阻抗，V代表信号进入传输线时的电压，I代表电流。I=±Q/±t，Q代表电量，t代表每一步的时间。 电量(来源于电池)：±Q=±C×V，C代表电容，V代表电压。电容可以用传输线单位长度容量CL和信号传递速度v来推导。单位引脚的长度值当作速度，再乘以每步所需时间t, 则得到公式: ±C=CL×v×(±)t。 综合以上各项，我们可以得出特性阻抗： Z=V/I=V/(±Q/±t)=V/(±C×V/±t)=V/(CL×v×(±)t×V/±t)=1/(CL×v) 可以看出，特性阻抗跟传输线单位长度容量和信号传递速度有关。为了区别特性阻抗和实际阻抗Z，我们在Z后面加上0。传输线特性阻抗为：Z0=1/(CL×v) 如果传输线单位长度容量和信号传递速度保持不变，那么传输线特性阻抗也保持不变。这个简单的说明能将电容常识和新发现的特性阻抗理论联系在一起。如果增加传输线单位长度容量，例如加粗传输线，可降低传输线特性阻抗。 特性阻抗的测量 当电池和传输线连接时(假如当时阻抗为50欧姆)，将欧姆表连接在3英尺长的RG58光缆上，这时如何测无穷阻抗呢？任何传输线的阻抗都和时间有关。如果你在比光缆反射更短的时间里测量光缆的阻抗，你测量到的是“浪涌”阻抗，或特性阻抗。但是如果等待足够长的时间直到能量反射回来并接收后，经测量可发现阻抗有变化。一般来说，阻抗值上下反弹后会达到一个稳定的极限值。 对于3英尺长的光缆，必须在3纳秒内完成阻抗的测量。TDR(时间域反射仪)能做到这一点，它可以测量传输线的动态阻抗。如果在1秒钟内测量3英尺光缆的阻抗，信号会来回反射数百万次，因此会得到不同的“浪涌”阻抗。    

来源：电子技术论坛 http://www.hampoo.com 1．地线的定义 什么是地线？大家在教科书上学的地线定义是：地线是作为电路电位基准点的等电位体。这个定义是不符合实际情况的。实际地线上的电位并不是恒定的。如果用仪表测量一下地线上各点之间的电位，会发现地线上各点的电位可能相差很大。正是这些电位差才造成了电路工作的异常。电路是一个等电位体的定义仅是人们对地线电位的期望。HENRY 给地线了一个更加符合实际的定义，他将地线定义为：信号流回源的低阻抗路径。这个定义中突出了地线中电流的流动。按照这个定义，很容易理解地线中电位差的产生原因。因为地线的阻抗总不会是零，当一个电流通过有限阻抗时，就会产生电压降。因此，我们应该将地线上的电位想象成象大海中的波浪一样，此起彼伏。 2．地线的阻抗   谈到地线的阻抗引起的地线上各点之间的电位差能够造成电路的误动作，许多人觉得不可思议：我们用欧姆表测量地线的电阻时，地线的电阻往往在毫欧姆级，电流流过这么小的电阻时怎么会产生这么大的电压降，导致电路工作的异常。要搞清这个问题，首先要区分开导线的电阻与阻抗两个不同的概念。电阻指的是在直流状态下导线对电流呈现的阻抗，而阻抗指的是交流状态下导线对电流的阻抗，这个阻抗主要是由导线的电感引起的。任何导线都有电感，当频率较高时，导线的阻抗远大于直流电阻，表1 给出的数据说明了这个问题。在实际电路中，造成电磁干扰的信号往往是脉冲信号，脉冲信号包含丰富的高频成分，因此会在地线上产生较大的电压。对于数字电路而言，电路的工作频率是很高的，因此地线阻抗对数字电路的影响是十分可观的。 表1 导线的阻抗（Ω）： 频率 Hz D = 0.65 10cm 1m D = 0.27 10cm 1m D = 0.065 10cm 1m D = 0.04 10cm 1m 10 51.4m 517m 327m 3.28m 5.29m 52.9m 13.3m 133m 1k 429m 7.14m 632m 8.91m 5.34m 53.9m 14m 144m 100k 42.6m 712m 54m 828m 71.6m 1.0 90.3m 1.07 1M 426m 7.12 540m 8.28 714m 10 783m 10.6 5M 2.13 35.5 2.7 41.3 3.57 50 3.86 53 10M 4.26 71.2 5.4 82.8 7.14 100 7.7 106 50M 21.3 356 27 414 35.7 500 38.5 530 100M 42.6 54 71.4 77 150M 63.9 81 107 115 如果将10Hz时的阻抗近似认为是直流电阻，可以看出当频率达到10MHz 时，对于1米长导线，它的阻抗是直流电阻的1000 倍至10万倍。因此对于射频电流，当电流流过地线时，电压降是很大的。从表上还可以看出，增加导线的直径对于减小直流电阻是十分有效的，但对于减小交流阻抗的作用很有限。但在电磁兼容中，人们最关心的交流阻抗。为了减小交流阻抗，一个有效的办法是多根导线并联。当两根导线并联时，其总电感L为： L = ( L1 + M ) / 2 式中，L1 是单根导线的电感，M是两根导线之间的互感。从式中可以看出，当两根导线相距较远时，它们之间的互感很小，总电感相当于单根导线电感的一半。因此我们可以通过多条接地线来减小接地阻抗。但要注意的是，多根导线之间的距离不能过近。 3．地线干扰机理 3.1地环路干扰   图1是两个接地的电路。由于地线阻抗的存在，当电流流过地线时，就会在地线上产生电压。当电流较大时，这个电压可以很大。例如附近有大功率用电器启动时，会在地线在中流过很强的电流。这个电流会在两个设备的连接电缆上产生电流。由于电路的不平衡性，每根导线上的电流不同，因此会产生差模电压，对电路造成影响。由于这种干扰是由电缆与地线构成的环路电流产生的，因此成为地环路干扰。地环路中的电流还可以由外界电磁场感应出来。   3.2公共阻抗干扰   当两个电路共用一段地线时，由于地线的阻抗，一个电路的地电位会受另一个电路工作电流的调制。这样一个电路中的信号会耦合进另一个电路，这种耦合称为公共阻抗耦合。 在数字电路中，由于信号的频率较高，地线往往呈现较大的阻抗。这时，如果存在不同的电路共用一段地线，就可能出现公共阻抗耦合的问题。图3 的例子说明了一种干扰现象。图3 是一个有四个门电路组成的简单电路。假设门1的输出电平由高变为低，这时电路中的寄生电容（有时门2 的输入端有滤波电容）会通过门1向地线放电，由于地线的阻抗，放电电流会在地线上产生尖峰电压，如果这时门3 的输出是低电平，则这个尖峰电压就会传到门3的输出端，门4的输入端，如果这个尖峰电压的幅度超过门4 的噪声门限，就会造成门4的误动作。   4．地线干扰对策   4.1地环路对策从地环路干扰的机理可知，只要减小地环路中的电流就能减小地环路干扰。如果能彻底消除地环路中的电流，则可以彻底解决地环路干扰的问题。因此我们提出以下几种解决地环路干扰的方案。 A. 将一端的设备浮地如果将一端电路浮地，就切断了地环路，因此可以消除地环路电流。但有两个问题需要注意，一个是出于安全的考虑，往往不允许电路浮地。这时可以考虑将设备通过一个电感接地。这样对于50Hz的交流电流设备接地阻抗很小，而对于频率较高的干扰信号，设备接地阻抗较大，减小了地环路电流。但这样做只能减小高频干扰的地环路干扰。另一个问题是，尽管设备浮地，但设备与地之间还是有寄生电容，这个电容在频率较高时会提供较低的阻抗，因此并不能有效地减小高频地环路电流。 B. 使用变压器实现设备之间的连接利用磁路将两个设备连接起来，可以切断地环路电流。但要注意，变压器初次级之间的寄生电容仍然能够为频率较高的地环路电流提供通路，因此变压器隔离的方法对高频地环路电流的抑制效果较差。提高变压器高频隔离效果的一个办法是在变压器的初次级之间设置屏蔽层。但一定要注意隔离变压器屏蔽层的接地端必须在接受电路一端。否则，不仅不能改善高频隔离效果，还可能使高频耦合更加严重。因此，变压器要安装在信号接收设备的一侧。经过良好屏蔽的变压器可以在1MHz以下的频率提供有效的隔离。 C. 使用光隔离器另一个切断地环路的方法是用光实现信号的传输。这可以说是解决地环路干扰问题的最理想方法。用光连接有两种方法，一种是光耦器件，另一种是用光纤连接。光耦的寄生电容一般为2pf，能够在很高的频率提供良好的隔离。光纤几乎没有寄生电容，但安装、维护、成本等方面都不如光耦器件。 D. 使用共模扼流圈在连接电缆上使用共模扼流圈相当于增加了地环路的阻抗，这样在一定的地线电压作用下，地环路电流会减小。但要注意控制共模扼流圈的寄生电容，否则对高频干扰的隔离效果很差。共模扼流圈的匝数越多，则寄生电容越大，高频隔离的效果越差。 4.2消除公共阻抗耦合   消除公共阻抗耦合的途径有两个，一个是减小公共地线部分的阻抗，这样公共地线上的电压也随之减小，从而控制公共阻抗耦合。另一个方法是通过适当的接地方式避免容易相互干扰的电路共用地线，一般要避免强电电路和弱电电路共用地线，数字电路和模拟电路共用地线。如前所述，减小地线阻抗的核心问题是减小地线的电感。这包括使用扁平导体做地线，用多条相距较远的并联导体作接地线。对于印刷线路板，在双层板上布地线网格能够有效地减小地线阻抗，在多层板中专门用一层做地线虽然具有很小的阻抗，但这会增加线路板的成本。通过适当接地方式避免公共阻抗的接地方法是并联单点接地，如图4 所示。并联接地的缺点是接地的导线过多。因此在实际中，没有必要所有电路都并联单点接地，对于相互干扰较少的电路，可以采用串联单点接地。例如，可以将电路按照强信号，弱信号，模拟信号，数字信号等分类，然后在同类电路内部用串联单点接地，不同类型的电路采用并联单点接地。   5．小结   地线造成电磁干扰的主要原因是地线存在阻抗，当电流流过地线时，会在地线上产生电压，这就是地线噪声。在这个电压的驱动下，会产生地线环路电流，形成地环路干扰。当两个电路共用一段地线时，会形成公共阻抗耦合。解决地环路干扰的方法有切断地环路，增加地环路的阻抗，使用平衡电路等。解决公共阻抗耦合的方法是减小公共地线部分的阻抗，或采用并联单点接地，彻底消除公共阻抗.    

  来源:电子技术论坛 http://www.hampoo.com 1、集成电路（直插） 用DIP-引脚数量+尾缀来表示双列直插封装 尾缀有N和W两种,用来表示器件的体宽 N为体窄的封装，体宽300mil,引脚间距2.54mm W为体宽的封装, 体宽600mil,引脚间距2.54mm 如：DIP-16N表示的是体宽300mil,引脚间距2.54mm的16引脚窄体双列直插封装 2 、集成电路（贴片） 用SO-引脚数量+尾缀表示小外形贴片封装 尾缀有N、M和W三种,用来表示器件的体宽 N为体窄的封装，体宽150mil,引脚间距1.27mm M为介于N和W之间的封装，体宽208mil,引脚间距1.27mm W为体宽的封装, 体宽300mil,引脚间距1.27mm 如：SO-16N表示的是体宽150mil，引脚间距1.27mm的16引脚的小外形贴片封装 若SO前面跟M则表示为微形封装，体宽118mil,引脚间距0.65mm 3、电阻 3.1 SMD贴片电阻命名方法为：封装+R 如：1812R表示封装大小为1812的电阻封装 3.2 碳膜电阻命名方法为：R-封装 如：R-AXIAL0.6表示焊盘间距为0.6英寸的电阻封装 3.3 水泥电阻命名方法为：R-型号 如：R-SQP5W表示功率为5W的水泥电阻封装 4、电容 4.1 无极性电容和钽电容命名方法为：封装+C 如：6032C表示封装为6032的电容封装 4.2 SMT独石电容命名方法为：RAD+引脚间距 如：RAD0.2表示的是引脚间距为200mil的SMT独石电容封装 4.3 电解电容命名方法为：RB+引脚间距/外径 如：RB.2/.4表示引脚间距为200mil, 外径为400mil的电解电容封装 5、二极管整流器件 命名方法按照元件实际封装，其中BAT54和1N4148封装为1N4148 6 、晶体管 命名方法按照元件实际封装，其中SOT-23Q封装的加了Q以区别集成电路的SOT-23封装，另外几个场效应管为了调用元件不致出错用元件名作为封装名 7、晶振 HC-49S,HC-49U为表贴封装，AT26,AT38为圆柱封装，数字表规格尺寸 如：AT26表示外径为2mm，长度为8mm的圆柱封装 8、电感、变压器件 电感封封装采用TDK公司封装 9、光电器件 9.1 贴片发光二极管命名方法为封装+D来表示 如：0805D表示封装为0805的发光二极管 9.2 直插发光二极管表示为LED-外径 如LED-5表示外径为5mm的直插发光二极管 9.3 数码管使用器件自有名称命名 10、接插 10.1 SIP+针脚数目+针脚间距来表示单排插针，引脚间距为两种：2mm，2.54mm 如：SIP7-2.54表示针脚间距为2.54mm的7针脚单排插针 10.2 DIP+针脚数目+针脚间距来表示双排插针，引脚间距为两种：2mm，2.54mm 如：DIP10-2.54表示针脚间距为2.54mm的10针脚双排插针

来源PCB网 http://www.hampoo.com 1、两信号层直接相邻时须定义垂直布线规则。 2、主电源层尽可能与其对应地层相邻，电源层满足20H规则。 3、每个布线层有一个完整的参考平面。 4、多层板层叠、芯材(CORE)对称，防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。 5、板厚不超过4.5mm，对于板厚大于2.5mm(背板大于3mm)的应已经工艺人员确认PCB加工、装配、装备无问题，PC卡板厚为1.6mm。 6、过孔的厚径比大于10:1时得到PCB厂家确认。 7、光模块的电源、地与其它电源、地分开，以减少干扰。 8、关键器件的电源、地处理满足要求。 9、有阻抗控制要求时，层设置参数满足要求。

来源pcb网 http://www.hampoo.com   一:布局设计原则 1：距板边距离应大于5mm =197mil 2：先放置与结构关系密切的元件，如接插件，开关，电源插座等 3：优先摆放电路功能块的核心元件及体积较大的元器件，再以核心元件为中心摆放周围电路元器件 4：功率大的元件摆放在有利于散热的位置上 5：质量较大的元器件应避免放在板的中心，应靠近机箱中的固定边放置 6：有高频连线的元件尽可能靠近，以减少高频信号的分布和电磁干扰 7：输入，输出元件尽量远离 8：带高压的元器件尽量放在调试时手不易触及的地方 9：热敏元件应远离发热元件 10:可调元件的布局应便于调节 11:考虑信号流向,合理安排布局使信号流向尽可能保持一致 12:布局应均匀,整齐,紧凑 13:SMT元件应注意焊盘方向尽量一致,以利于装焊,减少桥联的可能 14:去藕电容应在电源输入端就近位置 15:波峰焊面的元件高度限制为4mm 16:对于双面都有的元件的PCB,较大较密的IC,插件元件放在板的顶层,底层只能放较小的元件和管脚数少且排列松散的贴片元件 17:对小尺寸高热量的元件加散热器尤为重要,大功率元件下可以通过敷铜来散热,而且这些元件周围尽量不要放热敏元件. 18:高速元件尽量靠近连接器;数字电路和模拟电路尽量分开,最好用地隔开,再单点接地 19:定位孔到附近焊盘的距离不小于7.62mm(300mil),定位孔到表贴器件边缘的距离不小于5.08mm(200mil) 二:布线设计原则 1:线应避免锐角,直角,应采用四十五度走线 2:相邻层信号线为正交方向 3:高频信号尽可能短 4:输入,输出信号尽量避免相邻平行走线,最好在线间加地线,以防反馈耦合 5:双面板电源线,地线的走向最好与数据流向一致,以增强抗噪声能力 6:数字地,模拟地要分开 7:时钟线和高频信号线要根据特性阻抗要求考虑线宽,做到阻抗匹配 8:整块线路板布线,打孔要均匀 9:单独的电源层和地层,电源线,地线尽量短和粗,电源和地构成的环路尽量小 　　10:时钟的布线应少打过孔,尽量避免和其他信号线并行走线,且应远离一般信号线,避免对信号线的干扰;同时避开板上的电源部分,防止电源和时钟互相干扰;当一块电路板上有多个不同频率的时钟时,两根不同频率的时钟线不可并行走线;时钟线避免接近输出接口,防止高频时钟耦合到输出的CABLE线并发射出去;如板上有专门的时钟发生芯片,其下方不可走线,应在其下方铺铜,必要时对其专门割地; 11:成对差分信号线一般平行走线,尽量少打过孔,必须打孔时,应两线一起打,以做到阻抗匹配 12:两焊点间距很小时,焊点间不得直接相连;从贴盘引出的过孔尽量离焊盘远些