标签: 多核异构

在工业自动化领域，控制系统一直面临着“性能与成本难以兼得”的困境。传统方案中，高性能多核处理器成本居高不下，而低端MCU又难以满足实时性与扩展性需求。瑞芯微 RK3506J凭借多核异构架构设计与国产化供应链整合，以轻量级硬件资源实现工业级性能输出，重新定义了控制芯片的性价比边界，为工业控制芯片领域带来了全新的解决方案与发展方向。 一、轻量级设计的性能突围 RK3506J采用3×Cortex - A7多核架构，实现了资源的精准分配与效能最大化。3×A7核主频1.5GHz，运行Linux系统（自主适配QT），能够高效处理人机交互、协议栈等非实时任务，确保了任务的高效执行与响应速度。 RK3506J依托AMP架构，各核心可独立运行不同操作系统或任务，实现资源合理划分与精准分配。在复杂外设协同工作场景下，AMP 架构能将两套系统合二为一，一套板卡即可同时独立运行 Linux 系统和实时系统。 飞凌嵌入式的FET3506J-S核心板基于此架构提供了AP+AP模式实时方案，在此模式下，可以选择任意CPU作为实时核，如CPU0和CPU1作为实时核，CPU2运行Linux系统。Cortex-A7的1.5GHz高主频及硬浮点单元加速特性，使其在处理高精度采样、实时计算、故障检测等严苛实时任务时，能降低任务响应延迟，提升系统实时处理效能，确保系统快速响应与稳定运行，为工业环境中复杂任务的高效处理提供了有力支持。 二、硬件精简：接口复用与资源集约化 RK3506J通过高密度接口复用与灵活矩阵配置，大幅降低了硬件开发复杂度与外围器件成本。丰富的通信接口 ，具备双百兆以太网（支持IEEE1588协议）、2×CAN FD（5Mbps）、6×UART、12×PWM，满足了工业场景中多样化的通信需求，实现了设备间的高效互联与数据传输。 高性能DSMC接口，支持FPGA高速协同，支持主/从模式，为复杂工业系统的高速数据交互与协同工作提供了强大的硬件支持。 灵活的FlexBUS接口，可扩展高速ADC/DAC，能够根据实际应用场景灵活扩展功能，增强了芯片的通用性与适应性。 IOMUX矩阵技术，98个功能信号可自由映射至32个物理引脚，支持UART TX/RX 极性反转、PWM信号重定向，简化了PCB布线层数，降低了硬件设计成本与开发难度，提高了设计的灵活性与效率。 三、场景适配：轻量化内核的高效落地 在典型工业场景下，RK3506通过定制化系统裁剪与轻量级框架适配，实现了“小内核、高产出”的显著效果。它凭借卓越的兼容性与灵活的架构，支持Linux 6.1（自主适配 QT）和Linux RT操作系统，同时可搭载LVGL9.2图形界面库，支持AMP 架构，能够充分满足多样化应用场景的需求。 基于Buildroot定制的Linux系统，融合UBoot加速技术，实现3秒开机，大幅缩短启动时间。同时，采用LVGL图形框架，支持1280×800分辨率HMI界面渲染，为工业设备提供清晰流畅的人机交互界面，提升操作便捷性与用户体验。 四、成本重构：国产化供应链的价值释放 FET3506J-S核心板基于Rockchip RK3506J处理器开发设计。通过 100% 国产化元器件选型与长周期供货承诺，满足电力、交通、工控等行业对国产化的要求。同时进行了充分的可靠性测试，确保在工业环境的可靠运行。 核心板物料100%国产化，含税价格仅88元，为设备厂商提供了更具性价比的国产替代方案，降低了对进口芯片的依赖，保障了供应链的安全与稳定。采用飞凌嵌入式基于瑞芯微RK3506J处理器设计核心板，可缩短2~3个月开发周期，降低开发门槛与研发成本，提高设备厂商的产品开发效率与市场竞争力。 结语： RK3506J以“轻量级架构+硬核性能”的组合，证明了工业芯片无需依赖“堆料”也能实现高效能。其通过多核异构资源分配、接口复用设计与国产化成本控制，不仅为设备厂商提供了高性价比选择，更推动了工业控制芯片从“性能竞赛”向“精准适配” 的范式转变。

新唐NuMicro® MA35D1系列微处理器以其高性能多核异构的设计、可靠的安全机制、丰富的通讯接口、出色的人机接口应用以及广泛的生态系统支持，成为了工程师在高端工业控制、边缘物联网网关以及HMI应用领域中的信赖之选。 现在， 飞凌嵌入式与新唐携手合作，基于MA35D1系列处理器推出FET-MA35-S2核心板 ，旨在为工程师用户们提供更高效、更便捷的开发体验！ 话不多说，先看价格——飞凌嵌入式FET-MA35-S2核心板提供2个配置选择，512MB+8GB版含税仅需¥248，1GB+8GB版含税仅需¥328，价格具有很高的性价比。 产品详情

为了切实满足更多客户的基础应用及项目降本需求，飞凌嵌入式现推出FETMX8MPL-C核心板。相较于先前已成功推向市场的FETMX8MP-C核心板，FETMX8MPL-C核心板在硬件配置上进行了巧妙的精简。 众所周知，并非所有应用场景都需要用到高性能的硬件配置，如音视频处理单元（VPU）、神经网络处理单元（NPU）、图像信号处理单元（ISP）以及高性能数字信号处理器（HiFi-4 DSP）等。因此，为了切实满足更多客户的基础应用及项目降本需求，FETMX8MPL-C在保留核心处理能力以及主流功能接口的基础上，精简了这些芯片单元，从而实现了成本的有效控制。 同时，FETMX8MPL-C核心板与已经上市的FETMX8MP-C核心板软硬件兼容，不仅确保了FETMX8MPL-C核心板能够轻松融入客户的现有系统中，还大大提升了产品在使用过程中的稳定性和可靠性。不过需要注意的是，FETMX8MPL-C核心板目前仅支持Linux5.4.70系统。 飞凌嵌入式FETMX8MPL-C核心板2GB+16GB配置将于12月13日现货发售，1GB+8GB配置将于2025年1月15日发售，敬请期待。

随着市场对嵌入式设备的功能需求越来越高，集成了嵌入式处理器和实时处理器的主控方案日益增多，以便更好地平衡性能与效率——实时核负责高实时性任务，A核处理复杂任务，两核间需实时交换数据。然而在数据传输方面，传统串行接口尽管成本较低，但其传输速率相对较慢；反之，并行接口虽然传输速度快，但成本却比较高。因此，单芯片多核异构处理器就成为能够满足需求的理想选择。 RISC-V作为一种开源指令集架构，以其简洁性、一致性、可扩展性以及高编译效率，为实时性处理场景提供了强大的支持。将A核与RISC-V核结合作为单芯多核异构方案，可以有效利用RISC-V的这些优势，实现高性能与高实时性的有效结合。 本文将以OK113i-S开发板为例，为大家介绍RISC-V核的资源和应用案例。 1、OK113i-S开发板的RISC-V核 飞凌嵌入式OK113i-S开发板是一款基于全志T113-i工业级处理器开发的高性价比开发板，集成了双核Cortex-A7 CPU、64位玄铁C906 RISC-V和DSP，能够提供高效的计算能力和性价比。尤为值得一提的是，其内置的RISC-V核心作为一款超高能效的实时处理器，主频峰值可达1008MHz，并标准配备了内存管理单元，能够流畅运行RTOS系统或裸机程序，进一步提升了应用灵活性。 1.1 RISC-V核的特性 (1) 最高主频可达1008MHz； (2) 32KB指令缓存； (3) 32KB数据缓存； (4) 可运行于超大容量的DDR ... ... 1.2 RISC-V核的接口资源 2、应用实例 2.1 SPI数据收发 本案例为SPI回环测试，即将SPI的MOSI和MISO两个引脚短接进行数据收发。 (1) 功能介绍 (2) 效果实现 SPI发送和接收的FIFO均为64个，在底层hal库程序中，当数据长度小于64字节时，采用中断方式，当FIFO大于等于64字节时，采用DMA模式。 中断方式传输效果： DMA方式传输效果： 在DMA传输方式下，SPI速率默认为5Mbit/s，案例中平均传输速率为580.43KB/s，即4.6Mbit/s，接近理论值。 2.2 核间通信RPbuf RPbuf是全志基于RPMsg所实现一套高带宽数据传输的框架。RPMsg是基于共享内存和Msgbox中断实现的一套核间通信机制，RPMsg除去头部的16字节数据外，单次最多可发送496字节有效数据。因此，全志基于RPMsg实现了一套大数据量传输机制RPbuf，实现原理是在DDR中放置传输的数据，通过RPMsg传输DDR的地址和大小。我们以单次32KB数据传输为例进行展示。 (1) 功能介绍 • VirtIO： 一套虚拟化数据传输框架，用于管理共享内存VRING； • VRING： 由VirtIO管理的一个环形共享内存； • Msgbox： 全志提供的一套消息中断机制，已与linux内核中原生的mailbox框架适配； • MSGBOX_IRQ： Msgbox中断； • RPMsg： 基于VirtIO管理的共享内存所实现一套少量数据传输的框架； • RPbuf： 全志基于RPMsg所实现一套大量数据传输的框架。 由上图可知（以RISC-V核向A核发送数据为例），RPbuf首先将数据放置在DDR中，再将缓冲区首地址和大小通过RPMsg发送至A核（RPMsg将缓冲区首地址和大小放入VRING，然后请求Msgbox中断，A核收到这个中断后，在回调函数中使用RPMsg接口函数来从VRING中取出cmd）。 随后A核从cmd handler中获取缓冲区内的地址和长度，最后在应用层读取数据，从而完成双核间的数据传输。 (2) 效果展示 由上图测试效果可以看到，带宽大约为27~30Mbps。 以上就是飞凌嵌入式OK113i-S开发板RISC-V核部分外设的使用方法，是不是感觉和单片机的开发一样简单方便呢？

SPI（串行外围设备接口）是一种低成本、易使用的接口协议，具备全双工、高速、通讯简单的特点，被广泛应用于微控制器和外围设备芯片之间的通讯。当SPI接口作为主模式时可以连接Flash存储器、AD采样芯片、实时时钟RTC、LCD显示屏、音频芯片以及各种传感器。 随着产品功能的愈加丰富，多处理器使用SPI接口进行通讯的场景开始出现，而多个SPI设备之间通信必须由 主设备(Master) 来控制 从设备(Slave) 。 小编手上的OKMX8MP-C开发板基于NXP i.MX8M Plus多核异构处理器设计，它的M核有1路SPI，因而为实现SPI的相互通讯，我们就需要两块OKMX8MP-C开发板的SPI互作主从设备进行通信。本文小编就将从应用角度为大家讲解M核SPI间通讯的实现方式。 一、SPI主模式 1. SPI初始化 SPI初始化主要包括总线时钟、管脚和相应寄存器的初始化。具体如下： （1）SPI总线时钟：现将SPI总线倍频到800MHz，再10分频到80MHz。 CLOCK_SetRootMux (kCLOCK_RootEcspi2, kCLOCK_EcspiRootmuxSysPll1); //SPI2总线时钟使用PLL1-800MHz CLOCK_SetRootDivider (kCLOCK_RootEcspi2, 2 U, 5 U); //分频因子为2*5=10,设置SPI2总线时钟为80MHz （2）管脚配置：选择SPI2的四个管脚。 IOMUXC_SetPinMux (IOMUXC_ECSPI2_MISO_ECSPI2_MISO, 0 U); // SPI2-MISO IOMUXC_SetPinMux (IOMUXC_ECSPI2_MOSI_ECSPI2_MOSI, 0 U); // SPI2-MOSI IOMUXC_SetPinMux (IOMUXC_ECSPI2_SCLK_ECSPI2_SCLK, 0 U); // SPI2-SCLK IOMUXC_SetPinMux (IOMUXC_ECSPI2_SS0_ECSPI2_SS0, 0 U); // SPI2-SSO （3）SPI速率：设置速率为500K。 # define TRANSFER_BAUDRATE 500000U // 速率 500K （4）数据长度选择：8bit。 burstLength = 8 ; // 数据长度 8bit （5）四种模式选择：CPOL和CPHA的四种组合即为SPI的四种模式。 clockInactiveState = kECSPI_ClockInactiveStateLow; // 时钟SCL: 活动时低电平，空闲时高电平 dataLineInactiveState = kECSPI_DataLineInactiveStateLow; // 数据MOSI&MISO: 活动时低电平，空闲时高电平 chipSlectActiveState = kECSPI_ChipSelectActiveStateLow; // 片选SS: 低电平选中，高电平无效 polarity = kECSPI_PolarityActiveHigh; // 时钟信号极性，即CPOL为0的话 SCLK高电平有效(空闲的时候为低电平)，为1的话SCLK低电平有效(空闲的时候为高电平)。 phase = kECSPI_ClockPhaseFirstEdge; // 时钟相位，即CPHA为0的话串行时钟的第一个跳变沿(上升沿或下降沿)采集数据，为1的话串行时钟的第二个跳变沿(上升沿或下降沿)采集数据。 （6）主模式选择：设置SPI为主模式。 channelConfig.channelMode = kECSPI_Master; // 主模式 （7）通道选择：一个 SPI 有四个硬件片选信号，每个片选信号是一个硬件通道，本程序选择通道0。 channel = kECSPI_Channel0; // 通道0 （8）关闭自回环：如果开启了自回环，那么SPI数据会在芯片内回环，不会到外部管脚，在程序调试时可以排除外部端子的干扰，但真实应用时，需要关闭自回环，从外部管脚收发数据。 enableLoopBack = false ; // 不回环，使用外部管脚 2. SPI收发流程 我们分别将两块OKMX8MP-C开发板命名为开发板1和开发板2，并且将开发板1的SPI接口采用主模式，使能收发中断；将开发板2的SPI接口采用从模式，使能收发中断。 SPI主发送64字节数据，SPI从接收后，将数据回传。SPI主接收回传信息后，比对接收和发送的数据是否一致，输出比对结果。如一致，本次传输结束，等待输入任何按键启动下一次传输。 （1）SPI发送数据：EXAMPLE_ECSPI_MASTER_BASEADDR 表示为SPI2，g_m_handle为SPI实例，包含了发送接收中断及其回调函数，masterXfer为要发送的64字节数据。 ECSPI_MasterTransferNonBlocking (EXAMPLE_ECSPI_MASTER_BASEADDR, &g_m_handle, &masterXfer); //主模式中断方式发送数据 （2）SPI接收数据：SPI总线的发送和接收都是主模式控制的，因此接收函数的过程和发送是一致的。 （3）接收和发送数据对比： for (i= 0 U;i