标签: fpga设计

出版社提供了两款封面让我选择，个人有很强烈的选择恐惧症，我抓阄选了第二个黄色的，不知道大家更喜欢哪个版本？！ 封面版式1：     封面版式2：   目录： 第一章   从PCB开始研究FPGA设计问题 1.1 基于FPGA的高速电路板设计     1.1.1 PCB 材料选择     1.1.2 PCB 上的传输线走线     1.1.3 阻抗计算     1.1.4 降低串扰和维持信号完整性的布线方法 1.2 FPGA 的电源供电    1.2.1 供电要求     1.2.2 PCB 设计中电源与地叠层分布 1.3 退藕电容    1.3.1 为何需要退藕电容     1.3.2 计算电容值     1.3.3 电容的摆放 1.4 小结 第二章   如何处理好逻辑设计中的时钟域 2.1 谈谈PLL对时钟域管理的作用 2.2 单比特信号跨时钟域的同步处理     2.2.1 了解什么是亚稳态及其危害     2.2.2 亚稳态经典处理办法 - 双触发     2.2.3 使用三级触发对亚稳态进行同步处理     2.2.4 如何同步快速信号到慢速时钟域 2.3 多比特信号跨时钟域同步处理     2.3.1 多比特信号融合     2.3.2 多周期路径规划 2.4 使用FIFO结构处理多比特跨时钟域信号 2.5 多时钟域设计分区划分    2.5.1 在时钟边界划分分区     2.5.2 多时钟域分区划分后的静态时序分析     2.5.3 对多周期规划逻辑设计进行分区划分 2.6 设计中的门控时钟行波时钟的处理     2.6.1 衍生时钟处理指导原则一     2.6.2 衍生时钟处理指导原则二     2.6.3 衍生时钟处理指导原则三     2.6.4 衍生时钟的其它处理方法 2.7 小结 第三章  正确分析衍生时钟 3.1 实例演示门控时钟分析处理 3.1.1时钟反相生成的时钟 3.1.2时钟经过缓冲生成的时钟 3.1.3经过使能处理后的时钟 3.1.4时钟多路选择器输出的时钟 3.1.5经外部反馈回来的时钟 3.2 实例演示衍生时钟的分析和处理 3.2.1触发器切换生成的时钟 3.2.2由行波计数器生成的时钟 3.2.3由同步计数器生成的时钟 3.2.4由PLL生成的时钟 3.4 小结 第四章   复位电路的实现及其时序分析处理 4.1 同步复位设计处理 4.2 异步复位设计处理 4.3 异步复位同步化（异步复位同步释放设计处理） 4.4 理解什么是Recovery和Removal分析 4.4.1 什么是Recovery和Removal分析 4.4.2 什么是Recovery和Removal故障 4.4.3 为何总是建议使用异步复位 4.4.4 分析并解决Recovery和Removal故障 4.5 小结 第五章   教你如何写好状态机 5.1 状态机的特点及常见问题 5.2 如何选择状态机的编码方式 5.3 合理选择及使用单进程或多进程来设计状态机 5.3.1 多进程状态机 5.3.2 单进程状态机 5.3.3状态机的比较 5.4 设计综合工具能够识别的状态机 5.4.1 采用Verilog语言编写 5.4.2 采用VHDL语言编写 5.5 小结 第六章   教你如何书写代码的时候进行速度优化 6.1 逻辑设计中速度的概念 6.2 时序收敛的早期考虑 6.3 代码编写过程中时刻考虑时序优化    6.3.1 编写时序收敛代码总体规则     6.3.2 通过减少关键路径上的组合逻辑单元数优化时序     6.3.3 为了优化设计速度，可以适当进行逻辑复制     6.3.4 在组合逻辑中插入寄存器来优化时序     6.3.5 通过寄存器平衡来优化时序     6.3.6 使用并行结构而不是顺序结构来优化时序     6.3.7 通过消除代码中的优先级来优化速度（if-case） 6.4 小结 第七章   教你如何在书写代码的时候进行面积优化 7.1 优化设计面积--操作符平衡 7.2 优化设计面积--打破设计流水 7.3 优化设计面积--资源共享     7.3.1 在互斥操作**享操作符     7.3.2 共享表达式     7.3.3 共享逻辑功能模块 7.4 谈谈复位对设计面积的影响    7.4.1 资源不带复位     7.4.2 资源不带置位     7.4.3 资源不带异步复位     7.4.4 复位RAM     7.4.5 使用触发器的置位和复位引脚 7.5 从器件角度理解如何节省资源     7.5.1 利用厂家原语来进行面积优化     7.5.2 巧用触发器的控制端口     7.5.3 多路选择器优化 7.6 小结 第八章   代码优化设计实例分析 8.1 对设计时序进行优化的实例分析     8.1.1 时序优化实例一：同步电路时序分析     8.1.2 时序优化实例二：异步电路及时序例外分析     8.1.3 时序优化实例三：利用PLL来对设计进行时序优化 8.2 修改代码优化面积具体实例分析 8.3 小结 第九章   如何编写可综合代码 9.1 普通if和case语句可综合代码书写规则     9.1.1 基本的if语句     9.1.2 简单的case语句 9.2 如何调整if和case语句中关键信号的路径     9.2.1 简单、多个并行if语句的情况     9.2.2 单个if语句的情况     9.2.3 if 语句嵌套case语句的情况     9.2.4 case 语句嵌套if语句的情况 9.3 提高设计性能的代码技巧     9.3.1 通过复制数据路径提高设计性能     9.3.2 如何更好地处理if条件语句中的算术操作 9.4 代码可综合常用指导原则    9.4.1 避免创建不必要的锁存器     9.4.2 进程中的敏感列表一定要完备     9.4.3 FOR 循环的使用以及避免组合逻辑回环     9.4.4 阻塞和非阻塞赋值     9.4.5 可综合代码设计对时钟和复位的要求 9.5 小结 第十章   综合以及布局布线优化 10.1 综合级速度与面积优化设置 10.2 使用设计助手和优化顾问 10.3 对设计执行早期时序估算 10.4 综合网表优化 10.5 物理综合    10.5.1 了解什么是物理综合     10.5.2 针对性能的物理综合选项     10.5.3 针对布局布线的物理综合优化选项 10.6 了解并理解布局布线工具及其对设计的优化     10.6.1 可以帮助布局布线的一些综合建议     10.6.2 时序约束及其优化     10.6.3 优化I/O时序     10.6.4 优化设计面积 10.7 了解逻辑单元所见即所得结构     10.7.1 逻辑单元结构     10.7.2 布线延迟域布线距离以及布线规则的关系     10.7.3 综合网表建议     10.7.4 综合及优化 10.8 小结 第十一章   预先布图规划 11.1 增量编译     11.1.1 增量编译简介     11.1.2 使用增量编译的设计流程介绍 11.2 为何要对设计进行分区和布图规划 11.3 对设计进行分区划分     11.3.1 设计分区划分宏观考虑因素     11.3.2 设计分区划分指导原则     11.3.3 如何对第三方设计进行分区划分     11.3.4 检查设计分区的质量     11.3.5 从底层导入设计时如何导入SDC约束 11.4 设计进行布图规划（FloorPlan）的危害 11.5 布图规划介绍     11.5.1 布图规划简介     11.5.2 布图规划布局指导原则     11.5.3 实际应用实例推荐设计流程 11.6 小结  

       Robei FPGA仿真软件是一款世界上最小的国产FPGA仿真工具。该软件具备先进的图形化设计工具，代码修改，Verilog编译仿真和波形分析。软件只有4.5M，但可以实现小型系统的设计，仿真和测试。软件生成标准的Verilog代码，可以直接用于Xilinx,Altera和Actel的设计工具。软件界面美观，简洁，15分钟就可以熟悉软件的操作，对比其他大型复杂软件，可以节省很多时间来实现同样的功能 。   软件特点：               若贝是世界上最小的FPGA设计的EDA工具， 已经小到可以运行在嵌入式平台。最新发布的Android平台的版本，具备了若贝软件的几乎所有功能，可以让用户随时随地的利用手机或者平板电脑进行FPGA设计。                 若贝是用于小模块设计的。一般大项目都要划分为几个比较小的模块来实现。这些小的模块不需要依赖于复杂的EDA工具，可以用若贝进行随时随地的设计。不管你在哪里，只要有了灵感，就可以掏出手机或者平板电脑进行设计。这就是这个软件的特色，也是唯一一款可以在移动平台上运行的EDA工具。                 目前软件只支持Verilog设计和仿真，发布有2个版本： Windows平台 和 Android平台 ，也就是说，你可以共享电脑和移动平台的设计模型，可以随时随地设计。                 告别了ISE,Quartus下载的极大容量，Robei仅需不到5M的体积，适合教育教学中。作为老师，你可以在课堂上用你的phone显示你授课的内容，更加具体形象，在实验教学中，使用Robei教学实验，学生也可快速掌握软件使用，程序的仿真与快速理解。作为学生，你可以拿着你的手机与同学分享和互传你的设计，将知识的领悟与吸收分享给同学，而作为项目人员，你可以将你的灵感随时随地的设计并仿真实现，能快速的解决项目问题，让你的团队分享你的贡献。          想在任何地点任何时间实现的你灵感吗，那就快快来熟悉下Robei吧，它将带你走进FPGA灵感的设计领域，让思想的火花随时随地迸发出来，实现它的价值，值得一题的是此软件目前针对教育机构和学生提供免费版本的使用，公司人员可联系Robei中国区域代理TEL18071103941，获得技术支持QQ243675849，方便公司快速开发项目。                                                           工作界面                                                          仿真界面             此外 博主下次会发布Robei软件具体介绍和使用教程，利用Robei开发小模块设计，让你领悟Robei的特色服务。