tag 标签: pcb

相关帖子
相关博文
  • 热度 1
    2024-3-28 09:10
    275 次阅读|
    0 个评论
    高速电路设计、完整性设计推荐书籍
    信号传输如今是越来越高速,伴随着的将是更多的信号完整性的问题。然而电源的完整性也影响着信号的完整性。这样的高速传输,以前不用太多考虑的EMI问题,也越来越被关注。 针对于这些问题,对于layout工程师而言,是增加了越来越多的难度,而相关的需要学习的知识也越来越多。 所以在此分享几本相关的书,也是比较经典的书,供大家充电。 第一本 《高速数字设计》 作者:霍华德 约翰逊 在高速数字电路信号完整性丛书中是一本宝典级别的书,人称黑魔书。也是很早出来的书,对以后的信号完整性有着深远的影响。 第二本 《信号完整性和电源完整性分析》第三版 作者:伯格丁 (Eric Bogatin) 这是最新的一版,技术书籍就需要看最新的,因为会有很多的技术更新和增加,时间越近的版本技术更准确,也更全面。 这本书是一本纯理论的书,不过讲的很透彻。学习信号完整性必看的一本书。虽然理论很枯燥,但是确实很有用。最起码看完后有个大概的了解。后面涉及了再翻开呗。 第三本 《信号完整性揭秘》 作者:于争 SI信号完整性相关书籍国内作者出的比较少,国内大多是翻译国外著作或者是直接抄袭,像于博士这本《于博士SI设计手记》在网上的口碑还是不错的,虽然其核心技术理论依然还是来至国外大牛们的著作或者论文,但于博士通过自己的实际演算,深入浅出的将各种理论概念解释的很清楚很透彻,中间还穿插着于博士自己在实际项目中对SI信号完整性实际应用的理解。 第四本 《Cadence高速电路设计:Allegro Sigrity SI-PI-EMI设计指南》 主要介绍信号完整性、电源完整性和电磁兼容方面的基本理论和设计方法,并结合实例,详细介绍了如何在Cadence Allegro Sigrity 仿真平台完成相关仿真并分析结果。同时,在常见的数字信号高速电路设计方面,详细介绍了同步系统、DDRx(源同步系统)和高速串行传输的特点,以及运用Cadence Allegro Sigrity 仿真平台的分析流程及方法。此外还介绍了常用的信号完整性和电源完整性的相关测试手段及方法,简要介绍了从芯片、封装到电路板的系统级仿真设计方法。 这本书最大的特点就是理论和实例,会更加加深理解。 第五本 《ADS信号完整性仿真与实战》 作者:蒋修国 与上书一样,不过仿真的平台是ADS了。两者不做对比,如果使用的软件平台是谁就看哪本书。毕竟前面提到的书都看过了,理论基本都应该理解个七七八八了。 最后还推荐一本专门针对EMI的书 《印刷电路板设计-在真实设计里的EMI控制》 印刷电路板设计-在真实设计里的EMI控制这本书内容阐述许多EMI的一些基本概念,对于EMI工程师是很好的教科书,同时对于电子产品硬件、layout、结构工程师也是不错的参考教程。毕竟,好的EMI产品设计是要个个部分配合的。阅读本书你可以知道要如何做好EMI设计,更重要的是知道其原理,知其然更知其所以然。 原文链接
  • 热度 1
    2024-1-19 10:04
    256 次阅读|
    0 个评论
    在DCDC电源电路中,PCB的布局对电路功能的实现和良好的各项指标来说都十分重要。本文以buck电路为例,简单分析一下如何进行合理PCB layout布局以及设计中的注意事项。 首先,以最简单的BUCK电路拓扑为例,下图(1-a)和(1-b)中分别标明了在上管开通和关断时刻电流的走向,即 功率回路部分 。这部分电路负责给用户负载供电,承受的功率较大。 结合图(1-c)中Q1和Q2的电流波形,不难发现,由于电感的存在,后半部分电路中不会存在一个较高的电流变化趋势,只有在两个开关管的部分会出现 高电流转换速率 。在PCB布线时需要特别注意,尽可能减小这一快速变化的环节的面积,来减少对其他部分的干扰。随着集成工艺的进步,目前大部分电源芯片都将上下管集成到了芯片的内部。 了解了高电流转换速率部分后,让我们回到整个功率回路布局来看。以MPS的非常受欢迎的MPQ8633A(B)系列产品为例,这是一款完全集成的高频同步降压转换器可以实现高达12-20A的输出电流,其原理图如下,其功率回路(绿色标注)中包含输入电容,电感以及输出电容等器件。 功率回路也需要做到尽可能地占用较小的环路面积,来减少噪声的发射以及回路上的寄生参数。推荐的PCB布局如图(3)所示。注意点如下: 输入电容就近放在芯片的输入Vin 和功率地PGND ,减少寄生电感的存在,因为输入电流不连续,寄生电感引起的噪声对芯片的耐压以及逻辑单元造成不良影响。 VIN 的管脚旁边至少各有1 个去耦电容 ,用来滤除来自电源输入端的交流噪声和来自芯片内部(倒灌)的电源噪声,同时也为芯片储能。 且电容需要紧挨管脚,两者的间距需要小于40mil 。 功率回路尽可能的短粗,保持较小的环路面积 ,减少噪声的发射。 SW 点是噪声源,保证电流的同时保持尽量小的面积 ,远离敏感的易受干扰的位置,例如FB 等。 铺铜面积和过孔数量会影响到PCB 的通流能力和散热。 由于PCB的载流能力与PCB板材、板厚、导线宽厚度以及温升相关,较为复杂,可以通过IPC-2152标准来进行准确的查找和计算。一般,对于MPQ8633A(B)的PCB来说,需要在VIN(至少打6个过孔)和PGND(至少打9个过孔)处多打过孔,这两处的 铺铜应最大化来减小寄生阻抗 。SW处的铺铜也需要加宽,以免出现限流的情况,导致工作异常。 讨论完功率回路部分,转眼看芯片逻辑电路部分,这部分的PCB布局也是有所讲究的。 结合图(3)和(4)可总结注意点如下: 将BST 电容放置在尽可能靠近BST 和SW 的位置 ,使用 20mil 或更宽 来布线路径。 FB 电阻连接到FB 管脚尽可能短, 减少噪声的耦合。这是芯片最敏感,最容易受干扰的部分,是引起系统不稳定的十分常见原因。需要将其 远离噪声源 ,例如:SW点,电感,二极管等(在非同步buck中,MPQ8633外围无二极管)。如图,RFF、CFF、RFB1、RFB2都尽量靠近芯片摆放。 VCC 电容应就近放置在芯片的VCC 管脚和芯片的信号地之间,尽量在一层,没有过孔 。对于信号地(AGND)和功率地(PGND)在一个管脚的芯片,同样就近和该管脚连接。 AGND和PGND需要进行 单点连接 。 将SS 电容靠近TRK/REF 至RGND 。 将SENSE电容置于输出SENSE线之间, 平行走线 。 PCB layout 中走线和铺铜都尽量避免90 °直角 ,走45°或者圆弧角,特别是在高频信号传输线部分。避免由传输线宽带来的反射和传输信号的失真。 最后,为了方便大家了解自己画的PCB是否合理,可以参考以下简易表格做一个自评: 设计建议 比重(%) 自评打分 备注 器件位置摆放 输入电容靠近芯片放置,去耦电容需要放置在VIN与功率PGND管脚旁边6mil (允许元器件最小间距),最好不要超过40mil。与芯片放置在同一层。 20 电感靠近SW管脚放置。与芯片放置在同一层。 15 使用电源模块,可忽略此条 输出电容两端需靠近电感Vout端和功率PGND放置。与芯片放置在同一层。 15 续流二极管需要靠近电感SW与功率PGND放置。与芯片放置在同一层。 5 使用同步电源芯片,可忽略此条 VCC电容需靠近芯片VCC管脚放置。与芯片放置在同一层。 3 FB电阻需靠近FB管脚放置,走线尽量短。与芯片放置在同一层。远离噪声源。 3 BST RC需靠近SW和BST管脚放置。与芯片放置在同一层。 3 COMP RC靠近管脚放置。 3 若无此管脚,可忽略此条。 大功率网络铺铜 VIN 铺铜 3 SW铺铜在足够通流情况下越短越好。 4 Vout铺铜 3 GND铺铜 4 在最后进行整体铺铜较为便捷。 VIA过孔 GND网络过孔数量≥(Iin+Iout)/200mA 4 VIN网络过孔数量≥Iin/200mA 3 Vout网络过孔数量≥Iin/200mA 3 过孔不打在芯片管脚或器件焊盘上 1 其他弱电信号 EN 电阻尽量靠近芯片摆放,可放置在不同层。 1 SS RC尽量靠近芯片管脚摆放。 1 PG 1 其他(CS,mode等) 1 参考相应规格书 走线 走线以及铺铜都用45°或者圆弧角。 2 电感下方不走线。 1 采样信号平行走线。 1 若无此功能,可忽略此条。 以上表格适用于简单的buck、boost电路的PCB设计,多用单层或者双层板即可。仅供参考,欢迎补充。 来源:mps
  • 热度 1
    2024-1-19 09:23
    87 次阅读|
    0 个评论
    作者:Pete Millett, Technical Marketing Engineer, Monolithic Power Systems 翻译:Toffee Jia 电机驱动 IC 传递大量电流的同时也耗散了大量电能。 通常,能量会耗散到印刷电路板(PCB)的铺铜区域。为保证PCB充分冷却,需要依靠特殊的PCB设计技术。在本文的上篇中,将为您提供一些电机驱动IC 的PCB 设计一般性建议。 使用大面积铺铜! 铜是一种极好的导热体。由于 PCB 的基板材料(FR-4 玻璃环氧树脂)是一种不良导热体。因此,从热管理的角度来看,PCB的铺铜区域越多则导热越理想 如2盎司(68微米厚)的厚铜板相比较薄的铜板导热效果更好。 然而,厚铜不但价格昂贵,而且也很难实现精细的几何形状。所以通常会选用1盎司(34微米厚)的铜板。外层板则经常使用1/2盎司的镀铜,厚度可达1盎司。 多层板中的内层板常采用实心铜板以便更好地散热。但是,由于其平面层通常位于电路板堆叠的中心位置,因此热量可能会被锁在电路板内部。那么,可以在 PCB 的外层板上添加铺铜区域,使用过孔连接到内层板,将热量传递出来。 由于双层 PCB 中存在走线和元器件,散热也会更加困难。 所以电机驱动IC应该使用尽可能多的实心铜板和利于散热的过孔。将铜浇铸在外层板的两边,使用过孔将它们连接起来,这样做可以将热量分散到被走线和元器件隔开的不同区域。 走线一定要宽—越宽越好! 因为流经电机驱动 IC 的电流很大(有时超过 10A),所以应仔细考虑接入芯片的 PCB 走线宽度。走线越宽电阻越小。必须调整好走线的宽度,才能保证走线中的电阻不会产生过多的能量耗散而导致走线温度升高。可是太细的走线就像电熔丝一样很容易被烧断。 设计师通常会采用 IPC-2221 标准来计算合适的走线粗细。该规范有个图表,显示了不同电流水平的铜横截面积和其允许的温升,可以根据给定的铜层厚度下换算出走线宽度。比如,1盎司厚度的铜层中负载10A电流需要刚好7mm宽的走线来实现10°C的温升,那么对于1A的电流来说,仅需0.3mm的走线即可。 如果根据这种方法推算的话,似乎无法通过微型IC焊盘运行10A电流。 所以,需要重点了解的是 IPC-2221标准中,用于恒定宽度的长PCB走线宽度建议。如果走线是连接到较大的走线或铺铜区,那么采用PCB走线的一小段传递更大的电流则没有不良影响。这是因为短而窄的PCB走线电阻很小,而且其产生的热量都被吸入到更宽的铺铜区域内。从 图 1 的示例中可以看出:即使此器件中的散热焊盘只有0.4mm宽,也能承载高达3A的持续电流,因为走线被加宽到了尽可能接近器件的实际宽度。 图 1 :加宽 PCB 走线 由于较窄走线所产生的热量会传导至较宽的铺铜区域,所以窄走线的温升可以忽略不计。 嵌在PCB内层板中的走线散热效果不如外层走线,因为绝缘体的导热效果不佳。正因为如此,内层走线的宽度应为外层走线的两倍。 表 1 大致给出了电机驱动应用中长走线(大于2cm)的推荐宽度。 电流 (RMS 或 DC) 走线宽度为1盎司铺铜 走线宽度为2盎司铺铜 外层板 内层板 外层板 内层板 ≤1A 0.6mm 1.2mm 0.3mm 0.6mm 2.5A 1mm 2mm 0.5mm 1mm 5A 2.5mm 5mm 1.2mm 2.5mm 10A 7mm 14mm 3.5mm 7mm 表 1: PCB 走线宽度 如果空间允许,越宽的走线或灌铜可以最大限度地降低温升并能减小电压落差。 热过孔 - 越多越好! 过孔是一种小的镀孔,通常用于将信号走线从一层传递到另一层。 顾名思义,热过孔是将热量从一层传递到另一层。适当地使用热过孔可以有效帮助PCB散热,但也需要考虑实际生产中的诸多问题。 过孔具有热阻,这就意味着每当热量流经时,过孔两端会有一定温差,其测量单位为摄氏度/每瓦特。所以,为最大限度地降低热阻,提高过孔的散热效率,过孔应设计大一点,且孔内的覆铜面积越大越好(见 图 2 )。 图 2 :过孔横截面 虽然可以在PCB的开放区域使用大的过孔,但是,过孔常常被放在散热焊盘的内部,因为这样可以直接从IC封装散热。在这种情况下,不可能使用大过孔,因为电镀孔过大会导致“渗锡”,其中用于连接IC至PCB的焊料会往下流入通孔,导致焊点不良。 有几种方法可以减少“渗锡”。一种是使用非常小的过孔,以减少渗入孔内的焊料。然而,过孔越小热阻越高,因此想要达到相同的散热性能,需要更多的小过孔才行。 另一种技术是“覆盖”电路板背面的过孔。这需要去除背板上阻焊层的开口,使得阻焊材料覆盖过孔。阻焊层会盖住小的过孔使焊锡无法渗入PCB。 但这又会带来另一问题:助焊剂滞留。如果使用阻焊层盖住过孔,那么助焊剂会滞留在过孔内部。有些助焊剂配方具有腐蚀性,长时间不去除的话会影响芯片的可靠性。所幸大多数现代免清洗助焊剂工艺都是无腐蚀性的,不会引起问题。 这里需注意,散热孔本身不具备散热功能,必须把它们直接连接至铺铜区域( 见图 3 )。 图 3 :热过孔 建议PCB设计师与PCB组装厂的SMT制程工程师协商出最佳的过孔尺寸和构造,尤其当过孔位于散热焊盘内部时。 焊接散热焊盘 TSSOP 和 QFN 封装中,芯片底部会焊有大片散热焊盘。这里的焊盘直接连到晶元的背面,为器件散热。必须将焊盘很好地焊接到PCB上才能耗散功率。 IC规格书不一定会指定焊盘焊膏的开口。通常,SMT制程工程师对放多少焊料,过孔模具使用什么样的形状都有自己的一套规则。 如果使用和焊盘大小一样的开口,则需要使用更多的焊料。当焊料熔化时,其张力会使器件表面鼓起。另外,还会引起焊料空洞(焊锡内部凹洞或间隙)。当焊料回流过程中助焊剂的挥发性物质蒸发或沸腾时,会发生焊料空洞。这会导致接合处的焊料析出。 为了解决这些问题,对于面积大于约2mm2的焊盘,焊膏通常沉积在几个小的正方形或圆形区域中( 见图 4 )。将焊料分布在多个较小的区域里可以使助焊剂的挥发性物质更容易挥发出来,以免造成焊料析出。 图 4 : QFN 焊具 再次建议PCB设计师与SMT制程工程师共同协商出正确的散热焊盘模具开口。也可以参考网上的一些论文。 元件贴装 电机驱动IC的元件贴装指南与其他电源IC相同。旁路电容应尽可能靠近器件电源引脚放置,且旁边需放置大容量电容。许多电机驱动IC会使用自举电容或充电泵电容,这些也应放在IC附近。 请参考图5中的元件贴装示例。图5显示了MP6600步进电机驱动的双层板PCB布局。大部分信号走线直接布置在顶层。电源走线从大容量电容绕到旁路,并在底层使用多个过孔,在更换层的位置使用多个过孔。 图5: MP6600 元件贴装 在本文的下篇中,我们将探讨详细的电机驱动IC封装方法和PCB布局。 下篇 作者:Pete Millett, Technical Marketing Engineer, Monolithic Power Systems 在本文上篇 文章中就使用电机驱动器 IC 设计PCB板提供了一些一般性建议,要求对 PCB 进行精心的布局以实现适当性能。在本文下篇中,将针对使用典型封装的电机驱动器,提供一些具体的 PCB 布局建议。 引线封装布局 标准的引线封装(如 SOIC 和 SOT-23 封装)通常用于低功率电机驱动器中(图 6)。 图 6: SOT 23 和 SOIC 封装 为了充分提高引线封装的功耗能力,MPS公司采用 “倒装芯片引线框架” 结构(图 7)。在不使用接合线的情况下,使用铜凸点和焊料将芯片粘接至金属引线,从而可通过引线将热量从芯片传导至 PCB。 图 7: 倒装芯片引线框架 通过将较大的铜区域连接至承载较大电流的引线,可优化热性能。在电机驱动器 IC 上,通常电源、接地和输出引脚均连接至铜区域。 图 8: 倒装芯片 SOIC PCB 布局 图 8 所示为“倒装芯片引线框架”SOIC 封装的典型 PCB 布局。引脚 2 为器件电源引脚。请注意,铜区域置于顶层器件的附近,同时几个热通孔将该区域连接至 PCB 背面的铜层。引脚 4 为接地引脚,并连接至表层的接地覆铜区。引脚 3(器件输出)也被路由至较大的铜区域。 QFN 和 TSSOP 封装 TSSOP 封装为长方形,并使用两排引脚。电机驱动器 IC 的 TSSOP 封装通常在封装底部带有一个较大的外露板,用于排除器件中的热量(图9)。 图 9: TSSOP 封装 QFN 封装为无引线封装,在器件外缘周围带有板,器件底部中央还带有一个更大的板(图 10)。这个更大的板用于吸收芯片中的热量。. 图 10: QFN 封装 为排除这些封装中的热量,外露板必须进行良好的焊接。外露板通常为接地电位,因此可以接入 PCB 接地层。在图 11 的 TSSOP 封装的示例中,采用了一个 18 通孔阵列,钻孔直径为 0.38 mm。该通孔阵列的计算热阻约为 7.7°C/W。 图 11: TSSOP PCB 布局 通常,这些热通孔使用 0.4 mm 及更小的钻孔直径,以防止出现渗锡。如果 SMT 工艺要求使用更小的孔径,则应增加孔数,以尽可能保持较低的整体热阻。 除了位于板区域的通孔,IC 主体外部区域也设有热通孔。在 TSSOP 封装中,铜区域可延伸至封装末端之外,这为器件中的热量穿过顶部的铜层提供了另一种途径。 QFN 器件封装边缘四周的板避免在顶部使用铜层吸收热量。必须使用热通孔将热量驱散至内层或 PCB 的底层。 图 12 中的 PCB 布局所示为一个小型的 QFN (4 × 4 mm) 器件。在外露板区域中,只容纳了九个热通孔。 (见图 12) 因此,该 PCB 的热性能不及 图 11 中所示的 TSSOP 封装。 图 12: QFN (4mmx4mm) 布局 倒装芯片 QFN 封装 倒装芯片 QFN (FCQFN) 封装与常规的 QFN 封装类似,但其芯片采取倒装的方式直接连接至器件底部的板上,而不是使用接合线连接至封装板上。这些板可以置于芯片上的发热功率器件的反面,因此它们通常以长条状而不是小板状布置 (见图13)。 图 13: FCQFN 封装 这些封装在芯片的表面采用了多排铜凸点粘接至引线框架 (图 14) 。 图 14: FCQFN 结构 小通孔可置于板区域内,类似于常规 QFN 封装。在带有电源和接地层的多层板上,通孔可直接将这些板连接至各层。在其他情况下,铜区域必须直接连接至板,以便将 IC 中的热量吸入较大的铜区域中。 图15: FCQFN PCB 布局 图15 显示了 所示为 MPS 公司的 功率级 IC MP6540。 该器件具有较长的电源和接地板,以及三个输出口。请注意,该封装只有 5mmx5mm。 器件左侧的铜区域为功率输入口。这个较大的铜区域直接连接至器件的两个电源板。 三个输出板连接至器件右侧的铜区域。注意铜区域在退出板之后尽可能地扩展。这样可以充分将热量从板传递到环境空气中。 同时,注意器件右侧两个板中的数排小通孔。这些板均进行了接地,且 PCB 背面放置了一个实心接地层。这些通孔的直径为 0.46 mm,钻孔直径为 0.25 mm。通孔足够小,适合置于板区域内。 综上所述,为了使用 电机驱动器 IC 实施成功的 PCB 设计,必须对 PCB 进行精心的布局。因此,本文提供了一些实用性的建议,以期望可以帮助 PCB 设计人员实现PCB板良好的电气和热性能。 来源:mps
  • 热度 1
    2023-12-8 10:29
    318 次阅读|
    0 个评论
    提到6层板分层布局,一般业内主流会推荐这个设计方案: 【电源层数1,地层数2,信号层数3】 但从成本方面考虑,我们会希望板子布局越多线路越经济,即信号层越多成本越低。 因此,在设计6层板时,电源层和接地层均只布局一层,信号层设计4层,理论上是比较省成本的,但为什么大家建议最好布置2个接地层呢? 理由是,6层板只设计1个接地层,性能相对来说有点点“拉跨”。 在电路中,地层通常被用作信号的回流路径,屏蔽来自其他层的信号影响。理论上,6层板布置2个地层,其信号质量和稳定性会比只布置1个地层的要高。另外,多地层的设计可以为更多的信号层和电源层而服务,以满足大功率电子元件的导热和散热需求。 具体情况具体分析,我们来看看以下两个只设计1个接地层的6层板分层方案,分析只有1个接地层时,会带来哪些不好的影响。 方案一: 该方案的问题是电源层和地层相隔较远,中间隔了两个信号层。 所以其电源与地的耦合比较差,导致阻抗不连续、噪声干扰增加、散热困难等问题,进而影响信号质量、信号稳定性和电路可靠性。 方案二: 方案二就不存在方案一的问题,它的电源和地的耦合效果很好,阻抗低,电源平面受到的干扰可以很快的泄放到地平面上。 但是!信号抗干扰性能较差,因为它的信号层相邻 (S2与S1相邻,S3与S4相邻),导致信号之间的干扰与电磁辐射增加,信号完整性容易受到对方层的干扰。而且从电路设计角度来看,信号层相邻会导致电路复杂度增加。由于信号层之间的信号线距离较近,需要更加精细的设计和布局,增加了电路设计的难度和复杂度。因此,在PCB设计中,应该尽可能避免信号层相邻的情况,以保证信号的质量和电路的稳定性。 而2个接地层的设计方案,即文章开头的叠层方案,是综合考虑方案一和二存在的问题后,得出来的优化设计。 再po一遍《2个地层的6层板设计》 这种叠层设计相比方案一和方案二,牺牲了信号层的数量,多增了1个地层,以换来了更好的布局效果—— 每个信号层、电源层均与地层相邻。 其中S2作为优先布局的重要信号,其次是S3,再是S1。 6层板PCB中有2个地层可以更好地隔离和吸收来自其他层的噪声和干扰,提供更好的电磁兼容性、电路保护、散热设计和设计灵活性,有助于提高电路的稳定性和可靠性。 当然,如果对成本要求实在苛刻,也可以选择方案一、二,只布局1个接地层,然后通过外部去耦电容等方法增强PCB性能。
  • 热度 1
    2023-12-8 10:16
    265 次阅读|
    0 个评论
    Type-C接口逐渐显现出成为未来主流接口的趋势,连一贯坚持用lighting接口的苹果手机也转向使用Type-C接口。 Type-C接口具有支持正反插、体积更小、传输速度更快、支持更大的功率传输等优点,因此广泛应用于各种电子设备,包括智能手机,笔记本电脑,平板电脑等。 今天我们研究研究如何卓越打造USB Type-C接口的PCB设计,提升可制造性!紧跟科技潮流! 1、Type-C引脚的定义与功能 对于Type C,大家最直观的感知应该是:手机充电时直插即可,不用判断正反。这是因为 Type C是一组对称的连接器,它共有24个引脚,两边对称分布,各12个引脚。 这些引脚在接口中扮演着不同的角色,以实现各种功能。一般而言,这些引脚可以分为以下几类: 1.电源引脚 :用于提供电源供应,通常包括Vbus等引脚,确保设备能够正常接收电源。 2.接地引脚 :通常标为GND,用于建立电路的参考电位,提供稳定的电信号环境。 3.数据传输引脚 :用于实现数据传输功能,包括USB 2.0、USB 3.0等数据的传输,通常会有多对差分信号引脚,如SSTXp1/SSTXn1等。 4.配置引脚 :例如CC1和CC2,这些引脚用于支持正反插入的功能,还可以协商电压和电流。 请注意,具体的引脚定义可能会因为不同厂商、不同设备的设计而略有差异。因此,详细、准确的信息还需要参考厂商提供的技术规格或相关文档。 2、Type-C的PCB设计 设计Type-C接口的原理图时,需要考虑与注意的问题很多。 首先,确定电源供给需求。 在设计Type-C接口的原理图时,首先需要根据设备的电源需求来确定接口的电源供给能力。Type-C接口支持较高的功率传输,因此需确保电路能够稳定地提供足够的电流和电压。 其次,要考虑数据传输协议。 Type-C接口支持多种数据传输协议,如USB 2.0、USB 3.0等。在原理图设计中,需要确保接口电路兼容这些协议,并保证数据传输的稳定性和速度。 另外,需要控制好信号传输。 Type-C接口采用多个引脚用于信号的传输和控制。在原理图设计中,需要合理规划这些引脚的连接方式,确保信号的正确传输,以及信号的控制和保护机制,如过压保护、过流保护和短路保护等。还有电磁兼容性和静电放电同样需要注意,要采取适当的措施,如滤波、屏蔽等,来减少电磁干扰和静电放电对接口信号的影响。 最后,对Type-C接口进行布局布线时,最好遵循以下布局规范: ESD、共模电感器件的布局 :ESD(静电放电保护)器件和共模电感器件应靠近USB Type-C接口放置。推荐的放置顺序为:ESD→共模电感→阻容。为了确保后焊的可行性,ESD器件与USB接口之间应留有1.5mm的间距。 差分信号线的布局 :Type-C接口包含RX/TX1-2四组差分信号以及两组D+/D-差分信号,总计六对差分线。差分信号线在布线时,要求至少紧邻一个地平面。两侧都紧邻地平面为最佳布局方式。为确保信号质量,应保证差分线在走线过程中的线间距的一致性。差分线长度应尽量等长。当两根线长度相差较大时,可以通过绘制蛇行线来增加短线长度,以确保信号同步和完整性。 CC1/CC2关键引脚的布局 :CC1/CC2是两个关键引脚,它们的作用包括:探测连接,区分正反面,区分DFP(下行端口)和UFP(上行端口),以及主从配置Vbus。在走线时,由于它们的重要性,应对这两个引脚进行加粗处理,以确保其稳定性和可靠性。 3、Type-C的可制造性优化设计 本文重点来了! 为了确保Type-C接口的可制造性和生产效率,需要对Type-C接口的可制造性设计进行优化,4点优化建议如下: 1、焊盘设计的优化: 对于贴片焊盘,设计应精确地满足目标器件脚位的长、宽和间距的尺寸要求,以确保稳定的焊接效果。对于插件焊盘,引脚孔的大小是关键。孔径过大可能导致插件松动,而孔径过小则可能使插件难以插入。建议根据目标器件的引脚尺寸确定合适的孔径。 2、阻抗叠层设计的考虑: 为了减少信号传输过程中的损耗和干扰,阻抗叠层设计是关键。电路板的设计师需要合理地选择线路板的层数、阻抗线宽线距和介质厚度,以确保满足阻抗的要求值。这样的设计能够确保信号的稳定性和完整性。 3、线宽、线距设计的成本与生产效率考量: 在设计Type-C接口的线宽和线距时,除了满足电气性能外,还需要考虑到制造成本、维护成本、生产效率以及产品的良品率。过细的线宽可能增加生产难度和成本,而适当的线宽和线距可以提高生产效率并降低不良品率。 4、提前检查设计文件,避免可制造性问题: 华秋DFM是一款可制造性检查的工艺软件,对于Type-C连接器的PCB可制造性,可以检查最小的线宽、线距,焊盘的大小,阻焊桥以及是否漏引脚孔。可以提前预防Type-C连接器的PCB是否存在可制造性问题。 结语: 综上所述,Type-C接口的PCB设计要关注电源、数据、控制及电磁兼容,因此合理布局是关键!同时需要优化焊盘、阻抗和线宽提高可制造性。 对此,我们可以借助先进软件来提高我们PCB设计与可制造性优化的效率,比如 华秋DFM ,进而使后续产品生产的效率与良品率得到保证。
相关资源