tag 标签: 模拟验证

相关博文
  • 热度 10
    2022-5-19 09:03
    1735 次阅读|
    0 个评论
    基于EOS/ESD的集成电路失效分析及模拟验证方法
    50% —— 在品控界是个很可怕的数字,有一对兄弟难题占到了产线不良率的一半江山。 在电子器件组装过程中, E OS(Electrical Over Stress ) 与 ESD ( Electrical Static Discharge )造成的集成电路失效约占现场失效器件总数的 5 0 %, 且通常伴随较高不良率以及潜在可靠性问题 , 是产线一大杀手 。 当问题发生时,应该如何查找真因、寻找解决方案,一直以来都是困扰现场工程师、品控工程师的难题。广电计量集成电路失效分析实验室,通过多年的行业积累,总结出一套相对完整的针对 E OS/ESD的分析方法 ,通过失效分析、模拟验证等手段,可以更好地协助现场工程师与设计工程师提升产线良率及 I C的可靠性 。 常见问题 1 : 产线失效到底是由 E OS还是 E SD引起 ? 我们在做失效分析时,最常听到客户的要求是希望知道 root cause是 E OS还是 E SD , 确认 失效 机理及 真因, 是改善良率的第一步 , 也是非常关键的一步 。通常,我们区分 E OS还是 E SD会首先通过失效分析手法挖掘 I C的物理失效现象 ,然后 从现象上去区分 。 常见 E SD物理失效表现 :衬底击穿、多晶硅熔融、 GOX pin hole 、 contact melted 、 metal melted等 (见图 1), 常见 E OS物理失效表现 : 氧化层 、 金属层大面积 熔融 以及封装体碳化等现象 (见图 2)。 图 1:常见E SD物理失效现象 图 2:常见E OS物理失效现象 常见问题 2:为什么E OS和 E SD会造成不同的失效现象 ? E SD从广义上属于 E OS的一种 ,但是 现场应用中我们通常把 E SD单独归类 , 除此之外的过电应力统归于 E OS 。 E OS 是指长时间 (几微秒到几秒)持续的过压或大电流造成的局部过热导致的失效,其电压、电流相对 E SD较低 , 但是持续时间长能量更高 , 经常有同一功能区块多处大面积的 burnout现象 。 E SD 单指在静电放电过程中 瞬间 高电压 (通常在几千或上万伏特)大电流( 1~ 10A )状态下引发的失效现象,主要特征为放电时间极短( 1~ 100ns ),因此一般呈现为轻微的点状失效。 表 1:E OS/ESD信号特征 图 3:E OS/ESD脉冲波形 综合以上 , 由于 E OS信号相对 E SD信号持续时间长 , 能量更强 , 所以通常会造成芯片大面积的 burn out 现象 , 这是 E OS不同于 E SD现象的主要特征 。 常见问题 3:什么情况下无法区分EOS/ESD? 一种情况是 短脉冲 E OS (持续时间几个微秒) 与 E SD的物理损伤十分相似 ,比如只造成很小面积的金属熔融,这种情况就很难区分是 E OS还是 E SD的能量造成 。另 一种情况是 I C先经过了 E SD损伤 , 在后续功能验证时大漏电流诱发了 burnout现象,使得I C表面同时存在 E OS和 E SD的物理失效特征 , 尤其常见于 P AD旁边的 I O buffer线路上 ,这种情况下单从物理失效现象是无法判断初始失效是否由 E SD导致 。当遇到 E OS/ESD无法区分的情况 ,需要 通过模拟实验进一步验证 ,对 I C或系统使用不同 模型进行 E OS/ESD 模拟测试(见图 4)test to fail ,并针对失效 I C进行分析 。通过对比验证批芯片与实际失效芯片的物理失效现象(失效线路位置及失效发生的物理深度),不仅可以用来归纳真因,还可以了解 I C或系统在不同条件下的耐受等级 ,从而进一步指导优化 产线防护或 I C的可靠性设计 。 针对新投产芯片也可以考虑从多维度进行 E OS/ESD的验证 与 分析 (见图 5), 不断提升 I C的可靠性品质 。 图 4:I C常见 E OS模拟验证方式 图 5:I C常见 E OS/ESD测试项目 综上所述 , 当 产线发生 E OS/ESD失效时 , 应该从哪些方面进行分析及改良 ? 我们通常建议客户参考以下流程 进行: 1 . 针对失效 I C进行 电性 及物理失效分析 , 确认其物理失效现象 (失效点对应的电路位置及失效的物理深度),配合现场失效信息收集, 初步推断 E OS/ESD失效模型 ; 2 .针对 E OS/ESD无法判断的情况 ,对相关 I C或系统 进行 E OS/ESD模拟试验 , 验证其电压 、 电流耐受等级 , 并针对失效芯片执行 失效分析,对比实际失效状况,归纳真因及梳理改善方向; 3 . 探测现场容易发生 E OS/ESD的位置 (例如使用 E SD Event Detector或高频示波器 ),针对产线应用进行改良。 表2:IC常见EOS/ESD失效来源 广电计量 集成电路 失效分析实验室 , 配备完善的 EOS/ESD/RA等测试设备及完整的失效分析手法 ,拥有经验丰富的材料及电性能可靠性专家,可以针对 I C进行全方位的失效分析及 可靠性验证方案的设计与执行。