tag 标签: calibre

相关博文
  • 热度 30
    2010-12-4 20:14
    6234 次阅读|
    0 个评论
    转载自: http://bbs.eetop.cn/viewthread.php?tid=210127   包括 verilog 到cdl的转换; ip cdl的调用. lvs中常见单元名称不匹配的修正; calibre命令行的执行   v2lvs -v signoff/ top_final_inv.v \ -l library/verilog/hjtc18.v \ -l library/verilog/hjtc18IO_line.v \ -o  top_final.cdl cat library/lvs/HJ18IOLIB_L.cdl  library/lvs/stdcells.cdl  top_final.cdl   top_temp.cdl sed -e 's/XPLCORNER/*XPLCORNER/g'  top_temp.cdl   top_full.cdl sed -e 's/XSPLIT/*XSPLIT/g'  top_full.cdl   top_temp.cdl sed -e 's/\P_33_G2/\PT\ /g'  top_temp.cdl   top_full.cdl sed -e 's/\P_18_G2/\P\ /g'  top_full.cdl   top_temp.cdl sed -e 's/\N_33_G2/\NT\ /g'  top_temp.cdl   top_full.cdl sed -e 's/\N_18_G2/\N\ /g'  top_full.cdl   top_temp.cdl #sed -e 's/\DION_G2/\DN\ /g'  top_temp.cdl   top_full.cdl sed -e 's/vdd/VDD/g'  top_temp.cdl   top_full.cdl sed -e 's/ANTFIXHD/*ANTFIXHD/g'  top_full.cdl   top_temp.cdl sed -e 's/gnd/GND/g'  top_temp.cdl   top_full.cdl #cat  top_temp.cdl   top_full.cdl calibre -lvs -hier -spice  top.sp  LVS-LA-003-1P6M-GENERICII_CALIBRE-LVS-2.1-P18.txt # calibre -lvs -spice  top.sp -turbo LVS-MA-002-1P6M-MMC-CALIBRE-LVS-1.2-P8.txt
相关资源
  • 所需E币: 0
    时间: 2020-12-28 22:12
    大小: 832.3KB
    上传者: stanleylo2001
    利用CALIBRENMLVS-RECON技术加快上市速度:电路验证新范式
  • 所需E币: 0
    时间: 2020-11-4 22:34
    大小: 817.29KB
    上传者: samewell
    Mentor_利用CALIBRENMLVS-RECON技术加快上市速度:电路验证新范式
  • 所需E币: 0
    时间: 2020-9-26 00:36
    大小: 449.54KB
    上传者: LGWU1995
    MENTOR_USINGCALIBREFORADVANCEDICPACKAGINGVERIFICATIONANDSIGNOFF
  • 所需E币: 0
    时间: 2020-9-23 00:53
    大小: 577.51KB
    上传者: bwj312
    MENTOR_USINGCALIBREFORADVANCEDICPACKAGINGVERIFICATIONANDSIGNOFF
  • 所需E币: 0
    时间: 2020-9-18 20:12
    大小: 817.29KB
    上传者: LGWU1995
    MENTOR_利用CALIBRENMLVS-RECON技术加快上市速度:电路验证新范式
  • 所需E币: 0
    时间: 2020-9-1 22:45
    大小: 971.38KB
    上传者: Goodluck2020
    Mentor_利用CALIBRENMLVS-RECON技术加快上市速度:电路验证新范式
  • 所需E币: 0
    时间: 2020-8-13 12:57
    大小: 3.27MB
    上传者: samewell
    Mentor_MaxLinear和CalibreRealTimeDigital:P&R中的SignoffDRC.pdf
  • 所需E币: 4
    时间: 2019-12-26 12:48
    大小: 738.73KB
    上传者: 二不过三
    尽管自动化图形匹配在数字集成电路物理验证中广泛使用,但其在模拟领域的采用则要迟缓得多。事实上,自定义模拟电路的本质使其非常适合于自动化图形匹配技术所提供的一些新型物理验证技术,从而让设计师在确保设计质量的同时还能减少验证时间。通过采用基于图形的验证流程,只需极少的工作即可轻松找出通过传统方法不易检测到的错误。利用其自动、精确地匹配预期几何形状的功能以及同时在多个层上执行操作的功能,CalibrePatternMatching提供了自动验证模拟电路物理布局的唯一可能。……
  • 所需E币: 3
    时间: 2020-1-4 23:25
    大小: 136.7KB
    上传者: rdg1993
    基于Calibre工具的系统级芯片物理验证……
  • 所需E币: 5
    时间: 2020-1-14 18:15
    大小: 7.49KB
    上传者: 978461154_qq
    Calibre-XRC简介,CalibreXRC简介……
  • 所需E币: 5
    时间: 2020-1-14 18:16
    大小: 365.31KB
    上传者: 二不过三
    Cadence环境下的Calibre使用流程,在Cadence环境下的Calibre使用流程……
  • 所需E币: 3
    时间: 2020-1-14 18:37
    大小: 701.67KB
    上传者: 238112554_qq
    CALIBRERunningCalibreforGUI在(terminal)commandline……
  • 所需E币: 4
    时间: 2020-1-14 18:45
    大小: 168.61KB
    上传者: 238112554_qq
    CalibrexRC的使用CalibrexRC的使用1.版图中的寄生参数在使用CalibrexRC提取寄生参数之前,先介绍一下电路中的寄生参数。一般来讲,寄生参数有寄生电阻、寄生电容、寄生电感等,其中寄生电阻和寄生电容对电路的影响最为明显。在版图中,各导电层如铝线、多晶等及导电层之间的接触孔只要有电流通过就会有寄生电阻。两层导电层之间会存在寄生电容,寄生电容一般可分为本征(intrinsic)和耦合(coupled)两种,本征电容是指导电层到衬底(substrate)的电容,它有两种类型,如图1中所示:#1为intrinsicplate电容,#4和#5为intrinsicfringe电容;耦合电容是指导电层在不同网线之间的电容,图1中#2、#3和#6就属于这种,其中#2为nearbody电容,#3为crossoverfringe电容,#6为crossoverplate电容。图1寄生电容模型电路中寄生参数的存在给电路的工作造成了一定的影响,寄生电阻的存在会影响到电路的功耗,寄生RC会影响电路中的信号完整性,等等。所以在版图完成后,必须提取出版图中的寄生参数,将它们反标入逻辑电路中一起进行仿真,以此来检查版图设计的准确性。2.CalibrexRC功能简介CalibrexRC提供了多种寄生参数提取解决方案。它可以根据电路设计的不同要求来提取不同的寄生参数网表,针对全定制电路和模拟电路可以提取晶体管级(transistorlevel)的网表,针对自动布局布线产生的电路可以提取门级(gatelevel)网表,针对数模混合电路可以提取混合级(ADMS)的电路网表。它还可以根据不同的电路分析要求进行提取,针对电路的功耗(Power)分析,只进行寄生电阻的提取,针……
  • 所需E币: 5
    时间: 2020-1-14 19:09
    大小: 285.16KB
    上传者: 16245458_qq.com
    calibre后仿真使用CalibrexRC实现RFCMOS电路的寄生参量提取及后仿真中国科学院微电子研究所郭慧民[摘要]CalibrexRC是MentorGraphics公司用于寄生参量提取的工具,其强大的功能和良好的易用性使其得到业界的广泛认可。本文以采用RFCMOS工艺实现的LNA为例,介绍使用CalibrexRC对RFCMOS电路寄生参量提取,以Calibreview形式输出以及在Virtuoso的ADE中直接后仿真的流程。本文还将讨论CalibrexRC特有的XCELL方式对包含RF器件的电路仿真结果的影响。采用CalibrexRC提取寄生参量采用RFCMOS工艺设计低噪声放大器(LNA),其电路图如图1所示,版图如图2所示。图1LNA的电路图1图2LNA的版图Calibre支持将其快捷方式嵌入在Virtuoso平台中。用户只需在自己.cdsinit文件中加入以下一行语句:load(strcat(getShellEnvVar("MGC_HOME")"/lib/calibre.skl"))就可以在virtuoso的菜单中出现“calibre”一项,包含如下菜单:点击RunPEX,启动CalibrexRC的GUI,如图3所示。Outputs菜单中的ExtractionType里,第一项通常选择TransistorLevel或GateLevel,分别代表晶体管级提取和门级提取。第二项可以选择R+C+CC,R+C,R,C+CC,其中R代表寄生电阻,C代表本征寄生电容,CC代表耦合电容。第三项可以选择NoInductance,L或L+M,分别代表……