标签: hyperlynx

        高速数字系统设计成功的关键在于保持信号的完整，而影响信号完整性(即信号质量)的因素主要有传输线的长度、电阻匹配及电磁干扰、串扰等。设计过程中要保持信号的完整性必须借助一些仿真工具，仿真结果对PCB布线产生指导性意见，布线完成后再提取网络，对信号进行布线后仿真，仿真没有问题后才能送出加工。目前这样的仿真工具主要有cadence、ICX、Hyperlynx等。Hyperlynx是个简单好用的工具，软件中包含两个工具LineSim和BoardSim。LineSim用在布线设计前约束布线和各层的参数、设置时钟的布线拓扑结构、选择元器件的速率、诊断信号完整性，并尽量避免电磁辐射及串扰等问题。BoardSim用于布线以后快速地分析设计中的信号完整性、电磁兼容性和串扰问题，生成串扰强度报告，区分并解决串扰问题。作者使用LineSim工具，对信号的阻抗匹配、传输线的长度、串扰进行了仿真分析，并给出了指导性结论。         阻抗匹配       高速数字信号的阻抗匹配非常关键，如果匹配不好，信号会产生较大的上冲和下冲现象，如果幅度超过了数字信号的阈值，就会产生误码。阻抗匹配有串行端接和并行端接两种，由于串行端接功耗低并且端接方便，实际工作中一般采用串行端接。以下利用Hyperlynx仿真工具对端接电阻的影响进行了分析。以74系列建立仿真IBIS模型如图1所示。仿真时选择一个发送端一个接收端，传输线为带状线，设置线宽0.2mm和介电常数为4.5(常用的FR4材料)，使传输线的阻抗为51.7Ω。设置信号频率为50MHz的方波，串行端接电阻Rs分别取0Ω、33Ω和100Ω的情况，进行仿真分析，仿真结果如图2所示。     图中分别标出了匹配电阻是0Ω、33Ω、100Ω时接收端的信号波形。从波形看出，0Ω时波形有很大的上冲和下冲现象，信号最差；100Ω时信号衰减较大，方波几乎变成了正弦波；而匹配电阻是33Ω时波形较好。理想的匹配电阻值，可以利用软件的terminatorWizard工具，自动根据器件的参数模型算出最佳匹配电阻为33.6Ω，实际应用中可以选用33Ω。利用仿真和器件的IBIS模型，可以很精确地知道匹配电阻值的大小，从而使信号完整性具有可控性。     图1　74系列仿真模型         图2　不同串行端接电阻的仿真结果        传输线长度的影响        在高速数字电路的设计中，除了阻抗匹配外，部分器件对传输线的长度有着严格的要求，信号频率越高，要求传输线的长度越短。以X1器件和X2器件为例建立仿真模型如图3所示。在仿真模型中加了33Ω的匹配电阻，选择仿真信号频率为66MHz方波，改变传输线长度分别为76.2mm和254mm时进行仿真。仿真结果如图4所示。       图3　X1、X2器件仿真模型         图4　不同长度传输线仿真结果         从图中看出，信号线加长后，由于传输线的等效电阻、电感和电容增大，传输线效应明显加强，波形出现振荡现象。因此在高频PCB布线时除了要接匹配电阻外，还应尽量缩短传输线的长度，保持信号完整性。         在实际的PCB布线时，如果由于产品结构的需要，不能缩短信号线长度时，应采用差分信号传输。差分信号有很强的抗共模干扰能力，能大大延长传输距离。差分信号有很多种，如ECL、PECL、LVDS等，表1列出LVDS相对于ECL、PECL系统的主要特点。LVDS的恒流源模式低摆幅输出使得LVDS能高速驱动，对于点到的连接，传输速率可达800Mbps，同时LVDS低噪声、低功耗，连接方便，实际中使用较多。LVDS的驱动器由一个通常为3.5mA的恒流源驱动对差分信号线组成。接收端有一个高的直流输入阻抗，几科全部的驱动电流流经10Ω的终端电阻，在接收器输入端产生约350mV电压。当驱动状态反转时，流经电阻的电流方向改变，此时在接收端产生有效的逻辑状态。图5是利用LVDS芯片DS90LV031、DS90LV032把信号转换成差分信号，进行长距离传输的波形图。在仿真时设置仿真频率为66MHz理想方波，传输距离为508mm，差分对终端接100Ω负载匹配传输线的差分阻抗。从仿真结果看，LVDS接收端的波形除了有延迟外，波形保持完好。     表1　LVDS、ECL、PECL逻辑标准对照表     图5　LVDS电路仿真结果        串扰分析        由于频率的提高，传输线之间的串扰明显增大，对信号完整性也有很大的影响，可以通过仿真来预测、模拟，并采取措施加以改善。以CMOS信号为例建立仿真模型，如图6所示。在仿真时设置干扰信号的频率为66MHz的方波，被干扰者设置为零电平输入，通过调整两根线的间距和两线之间平行走线的长度来观察被干扰者接收端的波形。仿真结果如图7，分别为间距是203.2mm、406。4mm时的波形。        图6　串扰模型        图7　不同间距的串扰仿真结果     从仿真结果看出，两线间距为406.4mm时，串扰电 平为200mV左右，203.2mm时为500mV左右。可见两线之间的间距越小串扰越大，所以在实际高速PCB布线时应尽量拉大传输线间距或在两线之间加地线来隔离。     结束语     在高速数字电路设计中，不用仿真而只凭传统的设计方法或经验很难预测和保证信号完整性，仿真已成为高速信号设计的必要手段，利用仿真可以预测信号的传输情况，从而提高系统的可靠性。

通用串行总线USB (Universal Serial Bus)协议从1.0版本发展到现在，由于数据传输速度快，接口方便，支持热插拔等优点使USB设备被越来越多人使用，目前，市场上以USB2.0为接口的产品越来越多，而绘制符合要求的PCB板在USB设备应用中起重要作用。但在实际生产设计中，由于USB的传输速率较高，而系统中电路板上元器件的分布、高速传输布局布线等各类参数，引起高速信号的完整性缺陷的，所以由PCB设计所引起的信号完整性问题是高速数字PCB（印制电路板）生产设计者必须关心的问题。本文通过Mentor信号完整性工具“Hyperlynx” 进行仿真分析，总结了一套高速电路设计提供布局布线的分析方法，串行总线以及其它高速电路的布线设计提供了理论依据。 1 通用串行总线 通用串行总线（USB）技术是为了弥补传统微机外部总线的不足而设计的，随着应用的扩展，USB的传输速率不断提高，USB2.0传输速度为高速480Mb/s。 对于USB信号的传输，信号完整性是核心指标。USB总线应用差分信号传输数据，在传输过程采用NRZI编码。在上位机与USB设备的交互中，根据数据传输双工或半双工的状态不同，工作于差分态、静止态和单终端三种状态，其相应的电压或电压差也有所不同，传输协议以此判断设备速率和信号数据。 在高速系统中，差分线上高速信号的压制检测阈值、断开检测阈值和共模电压也都有一定的范围要求，如表1所示。其中，共模电压典型值为200mV，另外，其差分输入信号电平必须满足高速接收眼图的要求。 表1 高速信号的输入电平 2 信号完整性分析 2.1 传输线基础 USB总线采用差分方式传输信号，两条传输线分别由不同的驱动器来驱动，其中一条用来传输本身的信号，另一条用来传输相应的互补信号，接收端信号为两者的电位差，用以识别传输线上包含的信息，从理论上来讲，两条任意的传输线都可以用来实现差分对。 传输线内的信号在传输过程中，将即时信号外加电压与内通电流的比值称为信号的瞬态阻抗。当传输线沿途的瞬态阻抗为恒定值时，这个值就被称为传输线的特性阻抗，表达式为： 高频频率范围内，R和G对特性阻抗的影响很小，这种情况下，传输线的特性阻抗为一个实数，公式被简化为： 此时的传播速度则为： 特性阻抗是阻抗匹配的一个重要参数。阻抗匹配关系到信号完整性问题，如反射、振铃等参量的控制。差分对匹配一般采用两种方式：π型和T型。 2.2 高速USB信号的眼图 眼图就是由多个周期的数字信号波形叠加而形成的图形，形状与眼睛类似，因此被称为眼图。数字信号的眼图能清楚反映互连设计是否导致不能容忍的误码率。在高速串行应用中，通行的做法是采用眼图验证串行链路是否满足系统的性能要求的。 对于高速USB信号的发送和接收，USB使用眼图来描述其各个位在传输时所需的电压幅值和时间安排。图1展示了高速USB系统的几个眼图测试点。其中，TP1和TP4对应USB接口芯片的相应管脚（D+和D-），它们分别被焊接在集线器和USB设备的电路板上；TP2对应A型连接器的D+和D-管脚；TP3对应B型连接器的D+和D-管脚（对于束缚电缆，其也可能是直接连接在电路板上）。 图1 眼图测试点 USB定义了6种眼图模板，其中定义在集线器TP2点或在USB设备（使用非束缚电缆）TP3点处的眼图模板，表示接收高速USB信号时所需的电压分辨力，如图2所示。 图2 眼图模板 下一页： 信号完整性（SI）仿真 3 信号完整性（SI）仿真 利用LineSim搭建USB2.0仿真原理图，如图3所示，其中包括主机控制器和外围设备控制器，设置了从主机到外围设备使用最大允许传播延迟，模拟一个28AWG带状电缆和5米的USB电缆，以及外围设备的布线。 图3 USB仿真结构模型 仿真得出差分信号的波形以及USB2.0接收端的眼图，如图4、图5所示。其图中弱的信号质量是由于带状线的阻抗不连续产生，因此，将模型结构中带状线的差分阻抗变化范围为115 ohms~92ohms。调整之后差分信号波形如图6所示，眼图如图7所示。 由上图可以看出，经过调整带状线的特征阻抗，差分信号波形有了明显的改变，信号完整性问题得到了改善，眼图宽度和高度均有增大，平均上升时间、平均下降时间均减小，平均下降速率和上升速率即斜率均增大，但是就其仿真来看，所得到的结果仍和理想的结果有一段距离，继续改善模型结构图中其他相应模块的参数，最终仿真得出了满足USB2.0规范的眼图和差分信号，如图8和9所示。 图4 差分信号波形 图5 仿真结果 图6 差分信号波形 图7 仿真眼图结果 图8 差分信号波形 图9 仿真眼图结果 仿真数据结果为： Peak-to-Peak Voltage:1.58V Positive Overshoot: 229.4 mV；NegativeOvershoot: 198.2 mV Avg fall time: 969.697ps；Avg rise time:960.398ps Avg fall slew rate: 0.716 V/ns；Avg rise slewrate: 0.723 V/ns Eye Width: 1.804ns；High level: 565.2mV；Low level: -592.2 mV Eye Height: 862.6mV；High level: 565.2 mV；Low level: -592.2 mV 通过以上仿真过程及结果得出：眼图的各项数据可以体现信号分析的性能指标。最主要的是通过眼的宽度、眼的高度、平均上升时间、下降时间、平均上升速率和下降速率（即斜率）这些指标能够体现信号的优劣程度。 4 结论 眼图作为数字设计的参考依据，图中的眼宽、眼高、过冲、单位间隔和门限交叉抖动为重要参数依据。峰-峰值抖动=门限交叉抖动/单位间隔×100%。为了使接收器能够正确地采样数据，眼图必须满足一定的高度和宽度，其具体参数由器件的特性决定，根据眼图，可以知道实际情况是否满足系统设计。 特性阻抗通常由PCB的层叠结构和PCB走线宽度/间距决定的，首先明确好需要实现的信号的特性阻抗，确定关键信号的走线宽度/间距，选择好板材的层叠结构，通常微带线线宽、走线的铜皮厚度、微带线到最近参考平面的距离以及PCB板材料的介电常数共同影响其特性阻抗，而影响差分线阻抗的主要参数为微带线阻抗和两根微带线的线间距。当两根微带线的线间距增加时，差分线的耦合效应减弱，差分阻抗增大；线间距减少时，差分线的耦合效应增强，差分阻抗减小。这在实际布线中的到了验证，本文总结的USB电路布线设计方法可以为高速电路设计布局布线的分析方法，串行总线以及其它高速电路的布线设计提供理论依据。