标签: 华大电子产品

1. 华大电子MCU 产品特性 • 内核与系统 – 32 位 ARM® Cortex™-M0 处理器内核 – 工作频率可达 72MHz – 32 个指令周期 32 位硬件乘法器 – 32 个中断源，可配置 4 层中断优先级 – 支持 SWD 调试接口 – 支持位带 • 存储器 – 64K/48K/32K/16K 字节闪存程序存储器 – 8K/6K/4K 字节 SRAM – Flash 1Bit ECC • 时钟、复位和电源管理 – 1.8V ~ 5.5V 供电 – 片上电容 LDO 为芯片内系统供电，LDO 带过流保护 – 上电/断电复位(POR/PDR)、7 档可编程电压监测器(PVD) – 内嵌 72MHz(±1.5%全温度范围) 高速振荡器，常温精度 0.5% – 内嵌低速振荡器 256KHz – 内置时钟安全系统(CSS) – WDT 复位 • DMA 支持 – 支持的外设：FLASH，CRC，TIMER，ADC，SPI，IIC，UART • 多达 44 个快速 IO – 27/29/42/44 个多功能双向 IO，支持开漏输出 – IO 内置上拉电阻 40K，下拉电阻 40K – 4 个 IO 可以触发边沿响应中断，唤醒低功耗模式 • 华大电子MCU CIU32M010 通讯接口外设 – 2 路 SPI，主机模式下支持 24Mbit/s，支持 1/2 线主从模式，支持 IIC 模式 – 2 路 UART，支持单线通信 • 比较器 – 2 个高速比较器，4 档迟滞电压可配置，具备唤醒能力 – 支持轨到轨电压输入 – 支持内部 6 位 DAC 参考 – 支持中断、刹车 – 支持功耗配置 • 运算放大器 – 2 个运算放大器，8 个增益放大倍数可选，支持 4 种工作模式 – 支持单端、差分输入 – 支持内部失配校准 – 支持内部 VCM – 支持 PGA 模式放大倍数：单端 1/2/4/8/12/16/24/32 差分 1/3/7/11/15/23/31 • 10 个定时器 – 1 个 16 位高级定时器，4 个独立通道（带 4路互补），支持输入捕获/输出比较/互输 出/PWM 输出/单脉冲输出/正交编码输入，支持中心/边沿对齐,支持死区控制和紧急刹车 – 5 个 16 位通用定时器，支持输入捕获/正交编码输入/输出比较/PWM 输出/单脉冲输 出，霍尔传感器接口，支持中心/边沿对齐 – 1 个 16 位基本定时器，提供时间基准,支持低功耗 – 1 个独立看门狗 – 1x7bit 窗口看门狗 – 1 个系统时间定时器：24 位自减型计数器 •华大电子单片机 高安全性 – 支持硬件加解密程序，防止程序被盗 – 支持 16/32 位 CRC 校验，保证数据准确性 – 支持 ECC 纠错，提高程序存储可靠性 • MCU低功耗模式 – 支持 IDLE，STOP，SLEEP 模式 – 5.2uA@SLEEP：5V，系统时钟 256KHz，等待 IO 按键唤醒，CPU 停止 – 2.9uA@SLEEP：5V，没有其它外设，等待IO 按键唤醒，所有时钟关闭，CPU 停止 – 唤醒时间 24us • 1 个 12 位高精度 ADC – 支持 1.2MSPS 采样率 – 支持 13 路转换通道 – 支持内部参考电压 – 支持阈值比较 – 支持注入转换功能 – 转换范围：0 ~ V AVCC • 96 位的芯片唯一 ID(UID) • 封装 – SSOP24 – LQFP32 – LQFP48 • 工业级温度范围 – -40℃ ~ 105℃ 沈阳芯硕科技有限公司是华大电子专业代理商，有技术问题可咨询 我们

5 、 Flash 存储器（ Flash ） 5.1 简介 Flash 存储器连接在 AHB 总线上，由 Flash 控制器统一管理，可对存储器执行取指、读取、编程和擦除操作，并具有安全访问机制和读写保护等功能。 5.2 Flash 主要特性 l 高达 128 KB 的用户存储空间 - 块大小： 16 KB - 页大小： 512 字节 l 32-bits 位宽读取 / 写入 l 支持页擦除、块擦除、批量擦除 l 可配置 3 种读出保护等级（ RDP ） l 2 块可配置的代码读出保护区域（ PCROP ） l 2 块可配置的写入保护区域（ WRP ） l 可配置大小的用户安全存储区域 5.3 Flash 功能描述 5.3.1 Flash 存储器组成 Flash 存储器按 32-bits 位宽执行读写访问，可存储指令和数据。 Flash 存储器的组成如下： l User flash 区：用于存储用户程序和数据，存储空间为 128KB ，分成 8 个 块（ Block ），每个块包含 32 个页（ Page ），每页 512 字节； l System memory 区：用于存储 Bootloader 和算法 API ，存储空间为 14KB ； l Option bytes 区：用于存储外设和存储器保护配置的选项字节； l Engineer 区：用于存储 UID 、 TS/BGR 校准值； l OTP 区：一次性可编程区域，共 512 字节。 5.3.2 Flash 读取访问等待周期 Flash 存储器连接在 AHB 总线上，读取 Flash 时使用 HCLK 时钟。当 HCLK 的 时钟频率超出 Flash 存储器的工作频率时，就会造成数据读取错误，此时需要插入等待周期。 Flash 访问控制寄存器（ FLASH_ACR ）中的 LATENCY 位域，用于配置 Flash 读取访问的等待周期， HCLK 时钟频率与 Flash 读取访问等待周期的对应关系见 下表。 为保证 Flash 读取访问不出现异常或错误，当要改变 HCLK 的时钟频率时，必须按照特定步骤进行配置。 l 提高 HCLK 频率的配置步骤： 1 ） 通过配置 FLASH_ACR 寄存器中的 LATENCY 位域，增大 Flash 读取访问的等待周期； 2 ） 读取 LATENCY 位域，检查等待周期已配置成功； 3 ） 提高 HCLK 频率，可通过配置 RCC 时钟配置寄存器（ RCC_CFG ） 中的 SYSW 位域，切换更高频率的时钟源，或通过配置 HPRE 位域，减小系统时钟的分频值； 4 ） 配置 SYSW 位域后，必须对 RCC_CFG 寄存器中的 SYSWS 位域进行检查，确认系统时钟已切换完成。 l 降低 HCLK 频率的配置步骤： 1 ） 降低 HCLK 频率，可通过配置 RCC 时钟配置寄存器（ RCC_CFG ） 中的 SYSW 位域，切换更低频率的时钟源，或通过配置 HPRE 位域，增大系统时钟的分频值； 2 ） 配置 SYSW 位域后，必须对 RCC_CFG 寄存器中的 SYSWS 位域进行检查，确认系统时钟已切换完成； 3 ） 通过 FLASH_ACR 寄存器中的 LATENCY 位域，减小 Flash 读取 访问的等待周期； 4 ） 读取 LATENCY 位域，检查等待周期已配置成功。 5.3.3 Flash 解锁 为防止 Flash 被意外修改，增加了保护措施，必须向特定寄存器写入密钥，才能解锁相关功能的配置权限。 5.3.3.1 Flash 控制寄存器解锁 复位后， Flash 控制寄存器（ FLASH_CR ） 将处于写保护锁定状态。要配置 FLASH_CR 寄存器，需首先进行解锁操作。 FLASH_CR 寄存器的解锁操作，必须严格按照以下步骤顺序执行： 1 ） 向 FLASH_CRKEY 寄存器写入密钥 1 ： 0xE57A 1A85 ； 2 ） 向 FLASH_CRKEY 寄存器写入密钥 2 ： 0x7C6E 8391 ； 3 ） 检查 FLASH_CR 寄存器中的 LOCK 位，当该位清 0 时，表明 FLASH_CR 寄存器已解锁。解锁完成后，才能对 FLASH_CR 寄存器进行配置。 注意： FLASH_CR 寄存器中与选项字节相关的控制位（ OBL_LAUNCH 和 OPTSTRT ）， 必须在 Flash 选项字节解锁后才能进行配置。 密钥必须严格按照顺序写入，如果出现以下情况，将产生总线错误同时触发 HardFault 中断，直到再次复位后，才能重新对 FLASH_CR 寄存器进行解锁： l 向 FLASH_CRKEY 寄存器写入错误的密钥值； l 解锁顺序错误，先向 FLASH_CRKEY 寄存器写入密钥 2 ： 0x7C6E 8391 ； l 解锁后继续向 FLASH_CRKEY 寄存器写入任意值（包括密钥）。 将 FLASH_CR 寄存器中的 LOCK 位重新置 1 ，能恢复 FLASH_CR 寄存器的写 保护锁定状态。通过复位，也能使 FLASH_CR 寄存器恢复成写保护锁定状态。 注意：当 FLASH_SR 寄存器中的 BSY 位为 1 时，对 FLASH_CR 寄存器的写入将无效， FLASH_SR 寄存器中的 PESERR 标志将置 1 ， Flash 当前操作将继续正常执行。 5.3.3.2 Flash 选项字节解锁 复位后， Flash 选项字节处于写保护锁定状态，所有的选项字节加载寄存器、 FLASH_CR 寄存器中的 OBL_LAUNCH 位和 OPTSTRT 位，都会被写保护。要对选项字节进行更新，就先要进行解锁操作。 Flash 选项字节的解锁操作，必须严格按照以下步骤顺序执行： 1 ） 先解锁 Flash 控制寄存器 FLASH_CR （详见： Flash 控制寄存器解锁 ）； 2 ） 向 FLASH_OPTKEY 寄存器写入密钥 1 ： 0x6A89 4D7B ； 3 ） 向 FLASH_OPTKEY 寄存器写入密钥 2 ： 0x7C31 1F5A ； 4 ） 检查 FLASH_CR 寄存器中的 OPTLOCK 位，当该位清 0 时，表明 Flash 选项字节已解锁。解锁完成后，才能对选项字节加载寄存器及其控制位（ OBL_LAUNCH 和 OPTSTRT ）进行配置。 密钥必须严格按照顺序写入，如果出现以下情况，将产生总线错误同时触发 HardFault 中断，直到再次复位后，才能重新对 Flash 选项字节进行解锁： l 向 FLASH_OPTKEY 寄存器写入错误的密钥值； l 解锁顺序错误，先向 FLASH_OPTKEY 寄存器写入密钥 2 ： 0x7C31 1F5A ； l 解锁后继续向 FLASH_OPTKEY 寄存器写入任意值（包括密钥）； l 在对 FLASH_CR 寄存器解锁前，向 FLASH_OPTKEY 寄存器写入任意值 （包括密钥）。 将 FLASH_CR 寄存器中的 OPTLOCK 位重新置 1 ，能恢复 Flash 选项字节的写保护锁定状态。通过复位，也能使 Flash 选项字节恢复成写保护锁定状态。当 FLASH_CR 寄存器恢复成写保护锁定状态时 (LOCK 位置 1) ， Flash 选项字节也会被恢复成写保护锁定状态， OPTLOCK 位将自动置 1 。 5.3.3.3 Flash 掉电控制位解锁 复位后， Flash 访问控制寄存器（ FLASH_ACR ） 中的 PDEN 位将处于写保护锁定状态，该位用于控制 Flash 的掉电。要配置 PDEN 位，就要先进行解锁操作。 PDEN 位的解锁操作，必须严格按照以下步骤顺序执行： 1 ） 先解锁 FLASH 控制寄存器 FLASH_CR （详见： Flash 控制寄存器解锁 ）； 2 ） 向 FLASH_PDKEY 寄存器写入密钥 1 ： 0x57D9 3AB6 ； 3 ） 向 FLASH_PDKEY 寄存器写入密钥 2 ： 0x9A2D 827C ； 4 ） 检查 FLASH_CR 寄存器中的 PDLOCK 位，当该位清 0 时，表明 PDEN 位已解锁。解锁完成后，可对 PDEN 位进行配置。密钥必须严格按照顺序写入，如果出现以下情况，将产生总线错误同时触发 HardFault 中断，直到再次复位后，才能重新对 PDEN 位进行解锁操作： l 向 FLASH_PDKEY 寄存器写入错误的密钥值； l 解锁顺序错误，先向 FLASH_PDKEY 寄存器写入密钥 2 ： 0x9A2D 827C ； l 解锁后继续向 FLASH_PDKEY 寄存器写入任意值（包括密钥）； l 在对 FLASH_CR 寄存器解锁前，向 FLASH_PDKEY 寄存器写入任意值（包括密钥）。 将 FLASH_CR 寄存器中的 PDLOCK 位重新置 1 ，能恢复 PDEN 位的写保护锁定状态。另外通过复位，也能使 PDEN 位恢复成写保护锁定状态。当 FLASH_CR 寄存器恢复成写保护锁定状态时 (LOCK 位置 1) ， PDEN 位也会被恢复成写保护锁定状态， PDLOCK 位将自动置 1 。 5.3.4 Flash 功耗管理 为进一步降低系统功耗，当程序仅在 SRAM 中运行时，通过将 Flash 访问控制 寄存器（ FLASH_ACR ） 中的 PDEN 位置 1 ，能使 Flash 进入 Power Down 状态。在配置 PDEN 位前，要先进行解锁操作，解锁步骤详见： Flash 掉电控制位解锁 。 Flash 处于 Power Down 状态时，可通过配置 PDEN 位清 0 ，使 Flash 从 Power Down 状态恢复成上电状态。 注意： Flash 恢复成上电状态后，需等待 10μs 才允许对 Flash 进行操作。 当进入 Stop 或 Standby 模式时， Flash 将自动进入 Power Down 状态。如果在进入低功耗模式前， Flash 处于上电状态，则在唤醒后 Flash 将自动上电。 沈阳芯硕科技有限公司是华大电子专业代理商，有技术问题可咨询芯虎论坛

12. 同步串行接口（ SSP ） 12.1. 模块介绍 SPI_IIC 模块可用作 SPI 接口通信和 IIC 接口通信，两种功能同一时间只能选择其中一种使用。该模块集成两种接口协议，节省资源的同时又能满足不同的应用需求。 12.2. 功能特点 12.2.1. SPI 功能 • 支持主模式和从模式工作 • 可编程时钟极性，采样相位，支持 4 种模式 • 支持 1~32bit 传输 • 支持 5byte 发送 / 接收数据缓冲 • 传输数据顺序 MSB 和 LSB • 支持标准模式，三线模式 • 可触发中断的专用发送和接收标志 12.2.2. IIC 功能 • 支持主模式和从模式 • 主模式支持时钟同步和总线仲裁 • 从模式支持在发送数据没有准备好或者接收缓冲器满时候拉低 SCL • 从模式支持 7bit 地址或者 10bit 地址 • 从模式支持接收广播地址 • 支持 5byte 发送 / 接收数据缓冲 12.3. 功能说明 12.3.1. SPI 工作模式 • 模式 0 ：时钟空闲为 0 ，上升沿采样，下降沿出数据 • 模式 1 ：时钟空闲为 0 ，下降沿采样，上升沿出数据 • 模式 2 ：时钟空闲为 1 ，下降沿采样，上升沿出数据 • 模式 3 ：时钟空闲为 1 ，上升沿采样，下降沿出数据 12.3.2. SPI 接口模式 • 标准模式：通信线有 CLK,CS,IO0(MOSI),IO1(MISO), 一个 CLK 传输 1bit 数据 • 三线模式：通信线有 CLK,CS,IO0, 接收和发送都通过 IO0, 一个 CLK 传输 1bit 数据 12.3.3. SPI 数据帧与内部缓存 SPI 可支持 1~32bit 帧数据传输，内部集成了一个 40bit 的缓冲区，根据配置的数据帧长度不同，缓冲区能缓存的帧数也不一样。数据帧长度 <=8bit 时，缓冲区可容纳 5 帧数据， 8bit< 数据帧长度 <=16bit 时，缓冲区可容纳两帧数据，数据帧长度 16bit 时，缓冲区可容纳 1 帧数据，当缓冲区无法再容下一帧数据时，缓冲区满标志会置 1 。 12.3.4. IIC 主机时钟同步和总线仲裁 IIC 主机模式时，在多主机的应用场景下，支持时钟同步和总线仲裁。当总线上连接了不止一个主机时，就会存在同时发起通信的情况，这时候需要时钟同步以及总线仲裁机制决定由哪个主机占用总线完成数据传输。 时钟同步的原理： IIC 总线上的不同主机可能发起传输时的时钟频率不一样，通过时钟同步机制，可以让所有主机的时钟同步，才能进行逐位仲裁。所有主机的 SCL 在总线上是线与的关系，当总线上的 SCL 由高切换到低电平时，所有主机从 0 开始计算低电平周期时间。当电平时间达到时，如果总线上的其它主机的 SCL 低电平仍然保持，那么其它主机进入高电平等待状态，等低电平时间最长的主机的 SCL 拉高时再统一拉高。因此，总线上同步后的 SCL 的低电平时间由低电平周期最长的主机决定，而高电平时间由高电平周期最短的主机决定。总线仲裁原理： IIC 总线上不同主机的 SDA 线也是线与的关系，各主机在 SCL 线为高电平时，检查 SDA 线的电平是否和自己发送的 SDA 信号一致，如果检测到 SDA 线为低电平时，自己要发送的 SDA 信号为高电平，那么该主机仲裁失败，停止总线上的传输动作。 12.3.5. IIC 从机拉低 SCL IIC 从机在发送状态下如果缓冲区中没有可发送的数据，或者在接收状态下缓冲区已满时，将会在 SCL 端口输出低电平，拉低总线上的 SCL 信号使主机暂停发送时钟。当从机准备好发送或者接收后，将在 SCL 输出高电平，主机又可以重新控制总线上的 SCL 线，恢复数据传输。 12.3.6. IIC 从机支持 7bit/10bit 寻址 IIC 从机支持 7bit 或者 10bit 寻址模式，由寄存器 CON0 的 IIC_SLAVE_ADDR_WIDTH 位决定。 7bit 模式下，主机需要在 TX 模式下发送带 START 位的 7bit 地址，最后 1bit 为 R/W 标志。当主机写从机时，寻址完成即可进行数据发送。当主机读从机时，寻址完成后，主机需要改成 RX 模式，然后配置准备接收的数据长度（寄存器 DMA_LEN ），然后对寄存器 CMD_DATA 写任意值启动接收。 10bit 模式下，主机需要在 TX 模式下发送带 START 位的第 1byte 地址（此时 R/W 位为 1 ），接着发送第 2byte 地址，此时如果收到从机的 ACK 信号，则为寻址成功。接下来如果是主机写从机，就可以直接进行数据发送。如果是主机读从机，那么需要主机再次发送带 START 为的第 1byte 地址（此时 R/W 为 1 ），然后切换成 RX 模式，配置寄存器 DMA_LEN ，并且对寄存器 CMD_DATA 写任意值启动读数据。 主机读从机时，从机被寻址成功且收到读标志时，需要切换成 TX 模式，并且往缓冲区中写入要发送的数据。 沈阳芯硕科技有限公司是华大电子专业代理商，有技术问题可咨询芯虎论坛

5. 嵌入式闪存（ FLASH ） 5.1. 模块介绍 华大电子 MCU CIU32F011x3 、 CIU32F031x5 集成了嵌入式 FLASH 控制模块，该模块控制 FLASH 的擦除、编程以及读取数据。上电时会从 FLASH 中读取相关数据进行校验以及初始化配置，保证芯片程序在正确且安全的情况下运行。 5.2. 功能特点 • 支持高达 64K 主闪存空间的 FLASH • 存储器结构 – 主闪存空间 64K 字节 – 副闪存空间 4.5K 字节 • 指出对闪存空间的擦写、编程和读操作 • 支持对闪存空间访问限制和擦写保护 • 支持低功耗模式 5.3. 功能说明 5.3.1. 闪存结构 闪存空间由 32 位宽的存储单元组成，既可以存代码又可以存数据。主闪存块按 32 页（每页 1K 字节）分块，以页为单位设置写保护（参见存储保护相关内容） 注： 当主闪存空间 64KB 不够存放用户程序时，可把副闪存空间的扇区 0 至扇区 7 扩展为程序存放空间，即支持 68KB 的程序存放空间。 5.3.2. 闪存读保护 读操作在整个芯片工作电压范围内都可以完成，用于存放指令或者数据。当 NVR8 用户配置区经过自定义的保护配置后 ,SWD 连接时会对 FLASH 的代码数据执行保护机制。 注： FLASH 运行在 24MHz 工作频率，当系统时钟超过 30MHz 时，需要配置 TIMER_REG0 的 RC 参数，增加时钟周期数再把 FLASH 接口的数据写到寄存器。 5.3.3. 闪存擦除和烧写操作 烧写和擦除操作在整个芯片工作电压范围内都可以完成。烧写和擦除操作由下列 6 个寄存器完成，先根据烧写的时钟配置好烧写时序 (TIME_REG1) ，再配置烧写密码，配置好编程地址，最后配置好编程数据，即可开始执行烧写，然后等待操作结束。 烧写操作相关寄存器 • 时序寄存器 1 ： TIME_REG1 • 密码寄存器 ： NVR_PASSWORD/MAIN_PASSWORD • 编程地址寄存器： PROG_ADDR • 编程数据寄存器： PROG_DATA • 状态寄存器 ： DONE 擦除操作相关寄存器： • 擦除控制寄存器： ERASE_CTRL 注： 需要注意的是， FLASH 在擦除 / 烧写的同时不可以从 FLASH 取数据，所以 FLASH 在擦除 / 烧写过程中会让总线停顿， 直到完成后才能继续运行。 沈阳芯硕科技有限公司是华大电子专业代理商，有技术问题可咨询芯虎论坛。

6. 中断和事件（ INT/EVT ） 6.1. 嵌套向量中断控制器 • 中断都可屏蔽 ( 除了 NMI) • 4 个可编程的优先等级 • 低延迟的异常和中断处理 • 电源管理控制 • 系统控制寄存器的实现 嵌套向量中断控制器 (NVIC) 和处理器核的接口紧密相连，可以实现低延迟的中断处理和高效地处理晚到的中断。 嵌套向量中断控制器管理着包括核异常等中断。关于更多的异常和 NVIC 编程的说明请参考 CPU 技术参考手册。 6.2. 系统滴答 (SysTick) 校准值寄存器 本芯片支持系统滴答计时。 6.3. 中断功能描述 处理器和嵌套式矢量型中断控制器 (NVIC) 在处理 (Handler) 模式下对所有异常进行优先级区分以及处理。当异常发生时，系统自动将当前处理器工作状态压栈，在执行完中断服务子程序 (ISR) 后自动将其出栈。 取向量是和当前工作态压栈并行进行的，从而提高了中断入口效率。处理器支持咬尾中断，可实现背靠背中断，大大削减了反复切换工作态所带来的开销。 6.4. 外部中断 / 事件控制器 (EXTI) 外部中断 / 事件控制器包含 26 个产生中断 / 事件触发的边沿检测电路，每条输入线可以独立地配置触发事件类型（上升沿或下降沿或者双边沿都触发）。每条输入线都可以独立地被屏蔽，挂起寄存器保持着状态线的中断请求，可通过对挂起的寄存器对应位写“ 1 ”清除中断请求。 6.4.1. 主要特征 EXTI 控制器的主要特性如下 • 每个中断 / 事件都有独立的触发和屏蔽 • 每个中断线都有专用的状态位 • 支持多达 26 个软件中断 / 事件请求 • 支持上升沿、下降沿和双边沿 3 种触发事件类型 6.4.2. 唤醒事件管理 CIU32F011x3 、 CIU32F031x5 可以处理外部或内部事件来唤醒内核 (WFE) 。唤醒事件可以通过下述配置产生： 外设的控制寄存器使能一个中断，但不在 NVIC 中使能，同时在 CPU 的系统控制寄存器中使能 SEVONPEND 位。当 CPU 从 WFE 恢复后，需要清除相应外设的中断挂起位和外设 NVIC 中断通道挂起位（在 NVIC 中断清除挂起寄存器中）。配置一个外部或内部 EXTI 线为事件模式，当 CPU 从 WFE 恢复后，因为对应事件线的挂起位没有被置位，不必清除相应外设的中断挂起位或 NVIC 中断通道挂起位。 7. 循环冗余校验计算单元（ CRC ） 7.1. 模块介绍 循环冗余校验 (CRC) 计算单元是根据自定义的生成多项式得到任意一个 32 位全字的 CRC 计算结果。在其他的应用中， CRC 技术主要应用于核实数据传输或者数据存储的正确性和完整性。 CRC 计算单元可以在程序运行时计算出软件的标识，之后与在连接时生成的参考标识比较，然后存放在指定的存储器空间。 7.2. 功能特点 • 支持 16/32 位不同长度的多项式 • 支持自定义的多项式 • 默认是 32 位多项式 : x 32 + x26 + x23 + x22 + x16 + x12 + x11 + x10 +x8 + x7 + x5 + x4 + x2+ x +1 • 一个 32 位初始值配置寄存器用于输入，一个 32 位结果寄存器用于输出结果 7.3. 功能说明 该模块用于计算 SRAM 中指定数据段的 CRC 校验值，软件配置计算初始值、校验多项式、起始地址、数据长度，启动 CRC 计算后等待硬件完成标志有效时读取 CRC_OUT 寄存器可获得 CRC 校验值。 8. 电源管理（ POWER MANAGEMENT ） 8.1. 电源 芯片的工作电压为 2.5V~5.5V 。本芯片采用 Cap-Less 设计，无需在内置 LDO 输出上外挂电容。内置 LDO 具有 2 挡位下拉电流使能 PMUCON0 ，同时也有低功耗参考电流寄存器 PMUCON0 。 8.1.1. 电压调节器 复位后调节器总是使能的。在需要低功耗的场合，可以使能低功耗工作模式。 8.2. 电源管理器 8.2.1. 上电复位 (POR) 和掉电复位 (PDR) CIU32F011x3 、 CIU32F031x5 内部有一个完整的上电复位 (POR) 和掉电复位 (PDR) 电路，当供电电压达到 2.2V 时系统能正常工作。当 VDD 低于指定的限位电压 VPOR(1.2V)/VPDR(1.1V) 时，系统保持为复位状态，而无需外部复位电路。 8.2.2. 可编程电压监测器 (PVD) 华大电子 MCU CIU32F011x3 、 CIU32F031x5 内部集成一个外部供电 VCC 电压检测器，检测电压均阈值可选。当系统监测到 VCC 电压低于配置电压值时，可以选择触发系统复位或通过使能 PVD 中断进入中断子函数。这一特性可用于执行紧急关闭任务。检测信号可以选择经过毛刺滤波电路或直接检测，由 LVDCON 的 LVD_VCC_BPS_EN 来控制。 沈阳芯硕科技有限公司是华大电子专业代理商，有技术问题可咨询芯虎论坛。