tag 标签: dcm

相关博文
  • 热度 17
    2015-3-14 22:22
    1123 次阅读|
    0 个评论
      目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。   与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM等,如图1所示。   1. IBUFG即输入全局缓冲,是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信号必须经过IBUF元,否则在布局布线时会报错。 IBUFG支持AGP、CTT、GTL、GTLP、HSTL、LVCMOS、LVDCI、LVDS、LVPECL、LVTTL、PCI、PCIX和 SSTL等多种格式的IO标准。   2. IBUFGDS是IBUFG的差分形式,当信号从一对差分全局时钟管脚输入时,必须使用IBUFGDS作为全局时钟输入缓冲。IBUFG支持BLVDS、LDT、LVDSEXT、LVDS、LVPECL和ULVDS等多种格式的IO标准。   3. BUFG是全局缓冲,它的输入是IBUFG的输出,BUFG的输出到达FPGA内部的IOB、CLB、选择性块RAM的时钟延迟和抖动最小。   4. BUFGCE是带有时钟使能端的全局缓冲。它有一个输入I、一个使能端CE和一个输出端O。只有当BUFGCE的使能端CE有效(高电平)时,BUFGCE才有输出。   5. BUFGMUX是全局时钟选择缓冲,它有I0和I1两个输入,一个控制端S,一个输出端O。当S为低电平时输出时钟为I0,反之为I1。需要指出的是BUFGMUX的应用十分灵活,I0和I1两个输入时钟甚至可以为异步关系。   6. BUFGP相当于IBUG加上BUFG。   7. BUFGDLL是全局缓冲延迟锁相环,相当于BUFG与DLL的结合。BUFGDLL在早期设计中经常使用,用以完成全局时钟的同步和驱动等功能。随着数字时钟管理单元(DCM)的日益完善,目前BUFGDLL的应用已经逐渐被DCM所取代。   8. DCM即数字时钟管理单元,主要完成时钟的同步、移相、分频、倍频和去抖动等。DCM与全局时钟有着密不可分的联系,为了达到最小的延迟和抖动,几乎所有的DCM应用都要使用全局缓冲资源。DCM可以用Xilinx ISE软件中的Architecture Wizard直接生成。   全局时钟资源的使用方法 全局时钟资源的使用方法(五种)   1:IBUFG + BUFG的使用方法:   IBUFG后面连接BUFG的方法是最基本的全局时钟资源使用方法,由于IBUFG组合BUFG相当于BUFGP,所以在这种使用方法也称为BUFGP方法。   2. IBUFGDS + BUFG的使用方法:   当输入时钟信号为差分信号时,需要使用IBUFGDS代替IBUFG。   3. IBUFG + DCM + BUFG的使用方法:   这种使用方法最灵活,对全局时钟的控制更加有效。通过DCM模块不仅仅能对时钟进行同步、移相、分频和倍频等变换,而且可以使全局时钟的输出达到无抖动延迟。   4. Logic + BUFG的使用方法:   BUFG 不但可以驱动IBUFG的输出,还可以驱动其它普通信号的输出。当某个信号(时钟、使能、快速路径)的扇出非常大,并且要求抖动延迟最小时,可以使用 BUFG驱动该信号,使该信号利用全局时钟资源。但需要注意的是,普通IO的输入或普通片内信号进入全局时钟布线层需要一个固有的延时,一般在10ns左右,即普通IO和普通片内信号从输入到BUFG输出有一个约10ns左右的固有延时,但是BUFG的输出到片内所有单元(IOB、CLB、选择性块 RAM)的延时可以忽略不计为“0”ns。    5. Logic + DCM + BUFG的使用方法:   DCM同样也可以控制并变换普通时钟信号,即DCM的输入也可以是普通片内信号。使用全局时钟资源的注意事项全局时钟资源必须满足的重要原则是:使用IBUFG或IBUFGDS的充分必要条件是信号从专用全局时钟管脚输入。换言之,当某个信号从全局时钟管脚输入,不论它是否为时钟信号,都必须使用IBUFG或IBUFGDS;如果对某个信号使用了IBUFG或IBUFGDS硬件原语,则这个信号必定是从全局时钟管脚输入的。如果违反了这条原则,那么在布局布线时会报错。这条规则的使用是由FPGA的内部结构决定的:IBUFG和IBUFGDS的输入端仅仅与芯片的专用全局时钟输入管脚有物理连接,与普通IO和其它内部CLB等没有物理连接。另外,由于BUFGP相当于IBUFG和BUFG的组合,所以BUFGP的使用也必须遵循上述的原则。   全局时钟资源的例化方法   全局时钟资源的例化方法大致可分为两种:   一是在程序中直接例化全局时钟资源;   二是通过综合阶段约束或者实现阶段约束实现对全局时钟资源的使用;   第一种方法比较简单,用户只需按照前面讲述的5种全局时钟资源的基本使用方法编写代码或者绘制原理图即可。   第二方法是通过综合阶段约束或实现阶段的约束完成对全局时钟资源的调用,这种方法根据综合工具和布局布线工具的不同而异。
  • 热度 30
    2013-12-6 17:39
    2314 次阅读|
    0 个评论
        芯片:Spartan-3A,XC3S200A-4FTG256C     ISE:v10.1     今天折腾了一天,终于搞定了XILINX的时钟倍频了,虽然是简单的2倍频,比较能用到了DLL了。     比较波折的是一直有警告,原来输入时钟的地方加了个IBUFG,后来删除了就没有警告了。     刚开始写博文,图片和附件都不是很熟悉,先这样纪念着吧。
  • 热度 24
    2012-7-19 14:42
    1684 次阅读|
    1 个评论
      今天的 英特尔 ,是处理器界一颗光芒耀眼的新星, PC 处理器第一宝座当之无愧。其第二季度业绩再上新台阶,核心技术数据中心管理甲天下! 据统计英特尔数据中心的总收入增长了15.1%,击败所有的同行,包括 首屈一指的ARM。 近期,英特尔公司正在努力寻找更先进的处理器,来优化他们已经得到的数据中心。处理器越来越抽象,这使得技术供应商不得不寻找,适应英特尔数处理器与其他处理器的不同点的方法,为英特尔提供更好的服务。 英特尔一直在悄悄地发展其数据中心的管理业务,主要通过向其合作伙伴,出卖服务器技术盈利。今年英特尔数据中心的总收入约为2.8亿美元,去年总收入为2.43亿美元。 英特尔采用的是X86架构,这就是英特尔处理器和目前其他处理器最大的区别所在,X86架构采用复杂指令集,拥有很强的性能,但也存在功耗大的困扰。ARM目前采用A9架构的双核芯片,这款由台积电代工、采用40纳米工艺的芯片,首次把主频提升到了2.0G,不仅可供手机、平板电脑采用,同样可以满足笔记本产品的需求。 英特尔与 ARM的竞争重点是处理器功耗和性能的最优,本质上是两种产业模式的竞争。 这里是英特尔与 ARM 处理器的比较:   英特尔 vs ARM :微处理器第一宝座花落谁家? 你可能会认为,公司将削减其数据中心的预算。Uptime Institute上周的数据分析结果打破这个可能。约49%的受访者表示,私人云数据的支出比去年增长了35%。超过一半的受访者表示,他们的数据中心的预算同样出现上升趋势。 节点管理器和数据中心管理器( DCM )是英特尔的核心产品。 根据数据中心的动态分析,节点管理器固件负责提取功率和温度数据,DCM之上的固件作为中间纽带,从每个固件的提供处聚合数据。 惠普,戴尔和IBM是英特尔DCM技术最重要的合作伙伴,合作伙伴还包括EMC和NetApp等存储公司。英特尔依靠数据中心技术,比其他PC客户端平台,获得了更好的利润。竞争推动创新,创新推动发展,在不断的竞争中,英特尔在解决功耗大的问题上取得突破,指日可待!   转载请注明出处:http://www.zuitech.com/11544.html
  • 热度 18
    2012-7-19 14:27
    1080 次阅读|
    0 个评论
      今天的 英特尔 ,是处理器界一颗光芒耀眼的新星, PC 处理器第一宝座当之无愧。其第二季度业绩再上新台阶,核心技术数据中心管理甲天下! 据统计英特尔数据中心的总收入增长了15.1%,击败所有的同行,包括 首屈一指的ARM。 近期,英特尔公司正在努力寻找更先进的处理器,来优化他们已经得到的数据中心。处理器越来越抽象,这使得技术供应商不得不寻找,适应英特尔数处理器与其他处理器的不同点的方法,为英特尔提供更好的服务。 英特尔一直在悄悄地发展其数据中心的管理业务,主要通过向其合作伙伴,出卖服务器技术盈利。今年英特尔数据中心的总收入约为2.8亿美元,去年总收入为2.43亿美元。 英特尔采用的是 X86架构 ,这就是英特尔处理器和目前其他处理器最大的区别所在,X86架构采用复杂指令集,拥有很强的性能,但也存在功耗大的困扰。ARM目前采用A9架构的双核芯片,这款由台积电代工、采用40纳米工艺的芯片,首次把主频提升到了2.0G,不仅可供手机、平板电脑采用,同样可以满足笔记本产品的需求。 英特尔与 ARM的竞争重点是处理器功耗和性能的最优,本质上是两种产业模式的竞争。 这里是英特尔与 ARM 处理器的比较:   英特尔 vs ARM :微处理器第一宝座花落谁家? 你可能会认为,公司将削减其数据中心的预算。Uptime Institute上周的数据分析结果打破这个可能。约49%的受访者表示,私人云数据的支出比去年增长了35%。超过一半的受访者表示,他们的数据中心的预算同样出现上升趋势。 节点管理器和数据中心管理器( DCM )是英特尔的核心产品。 根据数据中心的动态分析,节点管理器固件负责提取功率和温度数据,DCM之上的固件作为中间纽带,从每个固件的提供处聚合数据。 惠普 , 戴尔 和 IBM 是英特尔DCM技术最重要的合作伙伴,合作伙伴还包括EMC和NetApp等存储公司。英特尔依靠数据中心技术,比其他PC客户端平台,获得了更好的利润。竞争推动创新,创新推动发展,在不断的竞争中,英特尔在解决功耗大的问题上取得突破,指日可待!   转载请注明出处: http://www.zuitech.com/11544.html
相关资源
  • 所需E币: 4
    时间: 2021-9-26 20:23
    大小: 805.44KB
    上传者: ZHUANG
    Buck-Boost变换电路DCM动态建模分析
  • 所需E币: 0
    时间: 2020-9-26 00:14
    大小: 2MB
    上传者: LGWU1995
    开关电源CCM和DCM工作模式.doc
  • 所需E币: 0
    时间: 2020-9-26 01:40
    大小: 533KB
    上传者: LGWU1995
    CCM与DCM模式到底有什么区别?
  • 所需E币: 3
    时间: 2019-12-27 20:03
    大小: 1.1MB
    上传者: wsu_w_hotmail.com
    随着LED用于室内照明解决方案日渐盛行,成本结构已成为关键因素。简单的反激式转换器是实现低成本LED照明的最佳解决方案之一。然而,LED照明的开关电源仍要求高功率因数及高系统效率。为应对这一挑战,采用最新的功率器件至关重要。本文将介绍用作LED照明解决方案的全新集成控制器和高性能高压超级结MOSFET。……
  • 所需E币: 5
    时间: 2019-12-25 12:35
    大小: 208.61KB
    上传者: wsu_w_hotmail.com
    提出Virtex-5中具有自适应时钟变化能力的动态DCM的设计方法.Virtex-5是Xilinx公司最新的高端FPGA,基于该芯片的电路设计几乎都要用到DCM,探讨其应用技巧非常有意义.本文介绍了动态DCM的应用背景,详细阐述了动态DCM的工作原理和设计方法,并指出了这种设计的应用前景.该设计在工程实践中已经得到使用,并取得了很好的效果.……
  • 所需E币: 5
    时间: 2019-12-25 09:42
    大小: 796.4KB
    上传者: 238112554_qq
    spartan3DCM资料ApplicationNote:Spartan-3andSpartan-3LFPGAFamiliesRUsingDigitalClockManagers(DCMs)inSpartan-3FPGAsXAPP462(v1.1)January5,2006SummaryDigitalClockManagers(DCMs)provideadvancedclockingcapabilitiestoSpartan-3FPGAapplications.DCMsoptionallymultiplyordividetheincomingclockfrequencytosynthesizeanewclockfrequency.DCMsalsoeliminateclockskew,therebyimprovingsystemperformance.Similarly,……
  • 所需E币: 5
    时间: 2019-12-25 02:28
    大小: 92.08KB
    上传者: 16245458_qq.com
    DCM的基本使用DCM消除时钟SkewFPGA上DCM时钟管理单元的理解-----CollectedbySunK看Xilinx的Datasheet会注意到Xilinx的FPGA没有PLL,其实DCM就是时间管理单元。-------------------------------------------------------------------------------DCM概述DCM内部是DLL(DelayLockLoop(?)结构,对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT(相移),可以从0变到255。所以我们可以假设内部结构里从clkin到clk_1x之间应该有256根延时线(实际上,由于对不同频率的时钟都可以从0变到255,延时线的真正数目应该比这个大得多)。DCM总会把输入时钟clkin和反馈时钟clkfb相比较,如果它们的延时差不等于所设置的PHASESHIFT,DCM就会改变在clkin和clk_1x之间的延时线数目,直到相等为止。这个从不等到相等所花的时间,就是输出时钟锁定的时间,相等以后,lock_flag标识才会升高。当DCM发现clkin和clkfb位相差不等于PHASESHIFT的时候,却去调节clk_1x和clkin之间延时,所以如果clk_1x和clkfb不相关的话,那就永远也不能锁定了。呵呵。如何使用DCMDCM一般和BUFG配合使用,要加上BUFG,应该是为了增强时钟的驱动能力。DCM的一般……
  • 所需E币: 5
    时间: 2019-12-25 00:09
    大小: 3.64MB
    上传者: 微风DS
    Virtex-4系列FPGA是Xilinx公司推出的新一代大容量、高性能的FPGA。在Virtex-4系列FPGA内部最多集成了20个时钟管理器DCM模块,DCM提供了一个完整的可以供片内和片外使用的时钟发生器。DCM使用完全数字延迟线技术,允许高精度地控制时钟的相位和频率;使用完全的数字反馈系统,可以动态补偿由于温度和电压偏移引起的时钟相位和频率的偏差。DCM主要具有以下四个基本功能:数字时钟同步、数字频率合成、数字相位移动、动态重配置。……