标签: 信号完整性

PCB信号完整性分析的基础知识绝非基础。信号完整性仿真工具非常适合在原理图和布局设计过程中计算不同网中的信号行为，但您仍需要采取一些措施来解释结果。尽管某些信号完整性和电磁仿真工具非常先进，但它们根本无法与从测量结果中获得的信息相提并论。无论使用哪种方法检查电路板中的信号完整性（两种方法均应使用），您都可以采取一些重要步骤来分析信号行为并找出电路板中的问题。 信号完整性分析入门 信号完整性分析从预布局阶段的仿真开始。构建布局后，您可以使用一些重要的布局后仿真来分析电路板中的几何构形信号完整性。某些时候，您需要将信号完整性仿真结果与实际测量结果进行比较，因此请随身携带结果以便操作。 布局前分析 这部分实际上是关于电路设计、元件选择以及检查信号如何在两个元件上的I/O之间传输。三项重要的分析可以告诉您有关电路板行为的大量信息。 瞬态行为。 两个缓冲器之间连接中的瞬态响应也可以使用瞬态分析在时域中建模，或者您可以通过零极点分析确定瞬态行为。这将显示由于振铃以及接近预期信号电平而导致的过冲/下冲。尽管SPICE子电路可用于对I/O缓冲进行建模，但这些集成电路仿真的最精确版本涉及IBIS模型。 S参数和传递函数。 电路板中的某些功能块可建模为多端口网络，这表示其线性行为可用特定频率下的S参数来描述。您可以根据时域中的反射系数来确定S参数，在传输线中，该系数涉及由负载电容给定的输入阻抗。您可以从S参数计算网络的传递函数，反之亦然。参阅绝佳指南，了解涉及的所有数学知识。 脉冲响应。 该仿真涉及两个目标：限定S参数模型/传递函数在已定义带宽中的因果关系，以及检查已定义上升时间的脉冲响应行为。通过脉冲响应，您还可以提取互连设计中的色散和传播误差。布局PCB之前，在理想情况下，这可以验证给定输入/输出缓冲对的预期通道模型。 眼图。 缓冲模型和互连设计可用于仿真眼图。眼图是通道合规性的重要组成部分，因为它将显示伪随机比特序列下的预期信号电平、过冲、码间干扰（ISI）、抖动和预期比特误码率。 2端口网络中S参数与传递函数之间的关系。 在更复杂的通道中，上面的一组布局前分析可以帮助您限定过孔过渡计划等方面， 只要在创建设计之前了解每个元素的结构，您就可以 布局后分析 这部分实际上是要研究电路板中的寄生效应如何影响信号完整性。由于寄生信号完整性效应是电路板几何形状的函数，因此您需要检查以下与几何形状相关的信号完整性问题： 串扰。 串扰是许多设计师的心病，它源于电感和电容耦合。如果您正在检查串扰对受干扰和干扰源迹线的影响，则只有当二者相邻时才会发生电容耦合。感应串扰不受范围限制，电路板上的所有迹线均可通过磁场相互耦合。 输电线路行为 。虽然您可以在预布局阶段使用传输线模型检查信号迹线，但最好直接从布局中执行此操作。如果线路不受阻抗控制，则您需要检查线路上的反射（如有）是否会降低接收器处的信号电平并导致数字信号出现阶梯响应。对于模拟信号，这可能会更加棘手，因为您要寻找线路上的干扰和驻波形成。不过，正确的信号完整性仿真器可将入射波和反射波分开，支持您单独检查每个入射波和反射波的行为。然后，您可以确定反射电平，并查看信号电平是否符合您的信号要求。 在布局前检查的所有内容 ！这里的重点是检查寄生效应、纤维编织等是否不会显著改变电路板中信号的行为。如果多条迹线出现故障，则需要修改布局。首先要开始的是堆叠和跟踪几何图形。 信号完整性分析工具 上述几点可能就好像您需要一个复杂的仿真器程序来构建和运行这些信号完整性分析工具一样。需要的具体工具取决于您想要仿真和评估的内容。在EDA工具中，一些仿真只需使用IBIS之类的工具即可完成，而使用多个网络的更复杂的仿真可能需要3D场解算器或类似的2D解算器工具。 无阻抗规格的单端总线 在没有终端的较慢单端总线中，可以观察到一些瞬态行为（振铃），这可能是由于互连结构（其电容和电感）造成的。当迹线短路时，可以在SPI中观察到这一点。在这些总线中，只要在原理图中应用传输线模型并定义引脚规范（SPICE子电路或IBIS模型），即可观察振铃预布局。 原理图中的无损传输线模型示例。 如果单端总线实际布线，您可以使用EDA工具中的信号完整性分析器运行布局后仿真。这些分析仪可使用适用于相关引脚/网络的逻辑系列分配或IBIS模型以仿真： 串扰波形，并识别强耦合区域反射波形其他信号行为指标（上升/下降时间、过冲/下冲等）计算沿轨道长度的平均阻抗 在没有阻抗规格的单端总线中，如果总线变长，则可在驱动器端观察到反射，或者由于总线上的电容和电感而产生振铃。如果振铃产生过大的过冲，则降低迹线电感和增加阻尼是降低振铃幅度的两个主要路径。另一种方法是通过添加串联电阻来增加阻尼，将低阻抗缓冲输出连接到较长的非匹配传输线即可实现。 阻抗受控总线 在单端和差分阻抗受控总线中，终端阻抗可能位于芯片上，因此布局后基于逻辑系列的仿真并不有效，因为它无法正确描述总线的阻抗。串扰仍可仿真，因为您仅将两个互连之间的耦合视为上升时间的函数，并且即使您只分配一个逻辑系列，串扰幅度也将相应地与上升时间成反比。 对于反射和阻抗冲突的布局后仿真，在这种情况下，仿真至少应使用IBIS模型来定义缓冲行为，而不是依赖于逻辑系列描述。只要缓冲描述已知且可用，您就可以应用以建模PCB编辑器中的元件行为。PCB编辑器中适用于串扰和反射波形的标准信号完整性工具可帮助在进入更高级的分析步骤之前对信号行为（上升/下降时间、过冲、串扰、一致阻抗和振铃）进行大量预先资格认证。 以布线网络中的反射和串扰数据为例。最高结果（反射）取决于特定的逻辑系列，除非应用经验证的IBIS模型，否则可能并不总是准确。底部结果（受干扰网络上的串扰）取决于电压变化率，并且与逻辑系列无关。 要仿真眼图、多网络串扰和沿网络长度的阻抗偏差等内容，您可以使用外部工具。场求解器是一种选择，其中许多工具具有不同的专业级别。除非您想仿真辐射发射、使用SI/PI进行更深入分析，或者在仿真网络中提取S参数，否则并不总是需要类似全波场求解器这样的元件。 来源 altium 作者 Zachariah Peterson

信号传输如今是越来越高速，伴随着的将是更多的信号完整性的问题。然而电源的完整性也影响着信号的完整性。这样的高速传输，以前不用太多考虑的EMI问题，也越来越被关注。 针对于这些问题，对于layout工程师而言，是增加了越来越多的难度，而相关的需要学习的知识也越来越多。 所以在此分享几本相关的书，也是比较经典的书，供大家充电。 第一本 《高速数字设计》 作者：霍华德 约翰逊 在高速数字电路信号完整性丛书中是一本宝典级别的书，人称黑魔书。也是很早出来的书，对以后的信号完整性有着深远的影响。 第二本 《信号完整性和电源完整性分析》第三版 作者：伯格丁 (Eric Bogatin) 这是最新的一版，技术书籍就需要看最新的，因为会有很多的技术更新和增加，时间越近的版本技术更准确，也更全面。 这本书是一本纯理论的书，不过讲的很透彻。学习信号完整性必看的一本书。虽然理论很枯燥，但是确实很有用。最起码看完后有个大概的了解。后面涉及了再翻开呗。 第三本 《信号完整性揭秘》 作者：于争 SI信号完整性相关书籍国内作者出的比较少，国内大多是翻译国外著作或者是直接抄袭，像于博士这本《于博士SI设计手记》在网上的口碑还是不错的，虽然其核心技术理论依然还是来至国外大牛们的著作或者论文，但于博士通过自己的实际演算，深入浅出的将各种理论概念解释的很清楚很透彻，中间还穿插着于博士自己在实际项目中对SI信号完整性实际应用的理解。 第四本 《Cadence高速电路设计:Allegro Sigrity SI-PI-EMI设计指南》 主要介绍信号完整性、电源完整性和电磁兼容方面的基本理论和设计方法，并结合实例，详细介绍了如何在Cadence Allegro Sigrity 仿真平台完成相关仿真并分析结果。同时，在常见的数字信号高速电路设计方面，详细介绍了同步系统、DDRx（源同步系统）和高速串行传输的特点，以及运用Cadence Allegro Sigrity 仿真平台的分析流程及方法。此外还介绍了常用的信号完整性和电源完整性的相关测试手段及方法，简要介绍了从芯片、封装到电路板的系统级仿真设计方法。 这本书最大的特点就是理论和实例，会更加加深理解。 第五本 《ADS信号完整性仿真与实战》 作者：蒋修国 与上书一样，不过仿真的平台是ADS了。两者不做对比，如果使用的软件平台是谁就看哪本书。毕竟前面提到的书都看过了，理论基本都应该理解个七七八八了。 最后还推荐一本专门针对EMI的书 《印刷电路板设计-在真实设计里的EMI控制》 印刷电路板设计-在真实设计里的EMI控制这本书内容阐述许多EMI的一些基本概念，对于EMI工程师是很好的教科书，同时对于电子产品硬件、layout、结构工程师也是不错的参考教程。毕竟，好的EMI产品设计是要个个部分配合的。阅读本书你可以知道要如何做好EMI设计，更重要的是知道其原理，知其然更知其所以然。 原文链接

随着科技的发展，我们传输的数据变大，传输的距离变长，对频率稳定度的要求变高。 差分输出（例如PECL, LVDS, HCSL) 可以满足高速数据传输。 信号完整性(SI) 信号完整性包括由于互连结构、电源系统、电子器件等引起的所有 信号质量及延时等问题 。高比特率和更长的传输距离会让信号受到噪声，失真，损耗等影响。信号波形畸变导致电路无法正确的接收信号，从而导致电路不正常工作。在接收信号中，可能错误判断发送器输出的“0”、“1“。 晶振的抖动和相噪 晶振作为核心的电子器件。选择KOAN低相噪晶振，即KJ系列可以满足在精密电子仪器，无线电定位，高速目标跟踪和宇航通信等领域的需求。更多内容：《 晶振参数：相位噪声&抖动 》。抖动是信号偏离理想位置的程度，表示的是时域特征。从频域来看，对应的参数是相位噪声。时间和频域之间的关系互为倒数Time=1/Frequency. 相位噪声的形成因素主要三方面：A区主要是晶体Q值来决定; B区主要是晶体外围电路(包括IC)来决定; C区主要是信号输出(白噪声)来决定. 电源完整性(PI) 除了选择低抖动的元器件以外， 稳定的电源输出 也是一个重要因素。电源完整性是电源波形的质量。在充放电过程中，电池的电压也会发生变化。电源噪声控制在合理的范围内，为芯片提供稳定的电压，实时响应负载对电流的快速变化，并能够为其他信号提供低阻抗的回流路径。以 KOAN温补晶振 为例，电压变化会产生±0.3ppm的频率变化。电路设计中，PMIC电源管理芯片可以根据需要提高、降低或者调节电压，然后把调整后的电压提供给系统子组件使用。

本文要点： 1，介绍信号分列反射的具体表现； 2，结合具体电路分析。 信号沿传输线向前传播时，每时每刻都会感受到一个瞬态阻抗，这个阻抗可能是传输线本身的，也可能是中途或末端其他元件的。对于信号来说，它不会区分是什么，信号所感受到的只有阻抗。如果信号感受到的阻抗是恒定的，那么他就会正常向前传播，只要感受到的阻抗发生变化，信号都会发生反射。这些因素可能包括过长的走线，末端匹配的传输线，过量的电容或电感及阻抗失配。 反射会造成信号过冲 overshoot 、下冲 undershoot 、振铃 ringing 、边沿迟缓也就是阶梯电压波。过冲是振铃的欠阻尼状态，边沿迟缓是振铃的过阻尼状态。当信号的第一个波峰超过原来设定的最大值。过冲是指信号跳变的第一个峰值或谷值，它是在电源电平之上或参考地电平之下的额外电压效应； 边沿迟缓我们也成为台阶，回勾现象，其危险主要是会造成误触发。 下冲是指信号跳变的下一个谷值或峰值。过冲与下冲都是不利的因素，过大的过冲电压经常长期性地冲击会造成器件的损坏，如上图所示。严重的下冲会超过接收器件的门限而导致电路的逻辑错误。 如果信号在驱动器和接收器之间来回多次反射，就会产生振铃现象，这增加了信号稳定所需要的时间，从而也影响了系统稳定的时序。 细节处如下图， 电路设计 Tips ： 一般做电路设计中，如果时钟信号链路比较长，会在时钟输出信号上串接一个小电阻，比如 22 欧姆或者 33 欧姆。 至于为什么，很多成熟设计都是这么做，算是一个经验设计方法。实际上， 其实这个小电阻的作用就是为了解决信号反射问题。而且随着电阻的加大，振铃会消失，但你会发现信号上升沿不再那么陡峭了，串联电阻是为了减小反射波，避免反射波叠加引起过冲。这个解决方法叫阻抗匹配，一定要注意阻抗匹配，阻抗在信号完整性问题中占据着极其重要的地位。

好吧，春节过完，博客接着更新了。。。。 给大伙拜个晚年：祝大家新年快乐，步步为营，分别在不同的地方看到了两组图片挺有意思的，拿出来，分享博大家一乐。 每逢春节胖三斤 扯远了。。。重回正题，更新信号完整性方面的基础，年前手头的项目耽搁了。 有小伙伴看完之前的文章说，不够深入浅出，想了想，再写一篇，力图简单易懂的说明白反射是如何形成的。 要说明白反射，需要涉及前文提到过阻抗及匹配的概念，形象来说，如下图，如同拼图游戏一般，红色方块太大，或者太小都放不进空格中，会产生信号完整性问题；只有匹配上，才能正好放进去，没有反射。 具体的，前文说到了特性阻抗，我们熟知实际电路中最大功率传输定理是关于负载与电源相匹配时，负载能获得最大的功率。迁移到高速电路中，其表现是： 激励电路特性与传输线特性极大地影响了从一个装置传送到另一个装置信号的完整性。 具体来说，在高速电路中要想把信号能量从源端全部有效的传送到负载端，必须使传输线特征阻抗与信号的源端阻抗和负载阻抗匹配，否则信号会发生反射，导致信号波形的畸变等一系列问题。 之前，还有在网上读到其他大牛写的文章，对阻抗及反射的关系写得很形象易懂，大概是说，将电流类比于水流，而将水位的高度看作为电压，这跟我们初高中接触的物理知识是一致的。水流的速度看作是信号的频率，假设，河道中水的宽度为阻抗，那么河道宽阻抗必然越小，这应该很好理解，我们的走线也是一样， 走线越宽，阻抗越小 。 所以，对于河道，如果水流突然流进了窄道，水道变窄，那么阻抗会增大。这个时候，如果水流速度很快，也就是信号频率很高，那么试想是不是会溅起水花，如下图，这就是反射。而如果，河道由宽到窄，那么小沟中水位想想肯定是会抬高的（去过苏杭的运河游船的应该是很清楚这一点），说明这就产生了正反射，电压变高了。 反之，如果由河道进入了大江，江明显更宽，那么此时阻抗会变小，同时水位也会变低，此时就会产生负阻抗啦，叠加后电压就低了。 通过上面的类比，我们再看下面的就很 easy 了。 反射就是在传输线上的回波。信号功率 ( 电压和电流 ) 的一部分传输到线上并达到负载处，但是有一部分被反射了，如下图所示。源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。 好吧，形成的原因，大概就到此，感兴趣推导的公式的伙伴们可以推到一个3-5次反射的情况，理解就更深入了。