标签: JESD204C

作者： Manish Sinha ， Achronix 战略规划与业务发展部 长期以来， Achronix 为不同行业的数据密集型和高带宽应用提供了创新性的 FPGA 产品和技术，并帮助客户不断打破性能极限。其中一些应用需要与先进的模拟 / 数字转换器（ ADC ）和数字 / 模拟转换器（ DAC ）进行对接——可由 JESD204C 完美地完成这项任务。 JESD204B/C 是由 JEDEC 定义和开发的高速数据转换器串行接口标准。该标准减少了高速数据转换器和其他高性能器件（如 Achronix Speedster7t FPGA ）之间的数据输入和输出数量。这种数字和模拟信号链的组合使设计人员能够获得简化的小尺寸电路板布局，同时不会对终端系统的性能产生不利影响，从而使设计人员受益。通过高速通用 I/O （ GPIO ）或 SerDes 通道来实现数据转换器件之间的接口 / 互连。 Achronix 在其 Speedster7t FPGA 器件上已经实现了 JESD204C 接口，使客户能够使用他们所选择的 ADC 或 DAC 。由于是在同构 FPGA 架构上实现了软的 JESD204C 接口，客户可以使用他们喜欢的 ADC/DAC 器件并使其设计实现定制化。本文讨论了基于 Achronix Speedster7t FPGA 器件的 JESD204C 解决方案。 Achronix JESD204C 解决方案支持该标准提及的所有功能，并对以前的版本进行改善。旨在实现由标准机构提出的所有的四个目标： ·提高通道速率以支持所需的更高总带宽—— Achronix 的解决方案目前支持每 SerDes 通道高达 24.75 Gbps 的数据速率。 SerDes 可以支持 32 Gbps 的 JESD204C 上限通道速率。用于测试设计的数据转换器使用的是 Analog Devices （ ADI ）的 AD9082 ，它支持的最大数据速率为 24.75 Gbps 。 ·提升有效载荷传输效率—— Achronix 的用户可以使用 FPGA 逻辑来对其设计进行定制和优化。 ·链路稳健性—— Achronix 的解决方案展示了在单通道和多通道模式链路的高度稳健性，同时保持确定性的延迟。例如，对于那些没有量化效应的模式，采样率可以达到 AD9082 支持的最高极限。 ·向后兼容先前的 JESD204B 版本—— Achronix 将会提供 JESD204B 解决方案。 实验室测试方案 Achronix 已成功实现并演示了 Speedster7t JESD204C 的解决方案，该解决方案可连 ADI 的 AD9082 ， AD9082 带有四通道 16 位 DAC 和双通道 12 位 ADC 转换件。实验环回设置（如图 1 所示）包括以下组件： · Bittware 的 VectorPath S7t-VG6 加速卡。板上使用的是 Achronix Speedster7t FPGA 器件。 ·连接 VectorPath 和 ADI 的 EVAL-AD9082 连接器。 Achronix 开发了一块 4-lane 的 QSFP 到 FMC 的连接器，如果有需要的话，还可以调整为 8 通道或 16 通道。 ·配备 FMC 连接器的 ADI EVAL-AD9082 ADC/DAC 板卡。 ·所需的测试设备和其它配件。 图 1 ：连接 VectorPath 和 ADI 的 EVAL-AD9082 连接器板卡 实验设置给发送（ Tx ）的和接收（ Rx ）的方向上提供完整的信号链。各组件的功能如下： ·在 VectorPath 加速卡上的 Speedster7t AC7t1500 FPGA 器件中实现 JESD204C 发送 / 接收 IP 功能。通过连接的 PC 上的 Linux 控制台运行特定的测试脚本。 · Speedster7t SerDes 通道通过定制的 FMC-QSFP 连接器板卡连接到 ADC/DAC 。 QSFP28 模块支持四个 SerDes 通道，每个通道的运行速度为 24.75 Gbps 。 ·通过所连 PC 调用 API ，完成对 ADI 的 AD9082-FMCA-EBZ 评估板上数千个寄存器进行编程配置。另外，也可以使用 FPGA 上的软 CPU 核或 SoC 中的硬 CPU 核对寄存器进行编程配置。 ·外部时钟源使 VectorPath 加速卡和 AD9082-FMCA-EBZ 评估板同步。也可以通过使用 AD9082-FMCA-EBZ 上的振荡器来生成内部时钟，并通过 FMC-QSFP 连接器馈送到 VectorPath 加速卡。 ·由一个任意波形发生器（ AWG ） 产生波形被通过外部直传送给 ADC0 和 ADC1 。 ·环回发生在 Speedster7t FPGA 内部，处于 JESD204C 接收和发送模块之间，而 DAC 输出显示在示波器上。 · DAC0 和 DAC1 输出的预期波形显示在连接的示波器上。 图 2 ：四通道环回示例 上图显示了一个四通道环回配置。信号路径为 AWG （ I/Q 信号）→ AD9082-FMCA-EBZ （ ADC ）→ FMC QSFP56 → Speedster7t JESD204C Rx →环回→ Speedster7t JESD204C Tx → FMC QSFP56 → AD9082-FMCA-EBZ （ DAC ）→示波器。 AD9082-FMCA-EBZ 的 ADC0 和 ADC1 的输入 I/Q 波形具有相同的频率，但相位相差 90 度。频率取决于 AD9082-FMCA-EBZ 支持的模式，该设置可以在最小且可接受的抖动下，实现该特定模式所声明的最高频率。 基于 Speedster7t FPGA 器件，实现的先进的 Achronix JESD204C 解决方案，可以实现 JESD204C 数据转换器所支持的最高速率。该解决方案为连接的 ADC/DAC 设备提供了一个与供应商无关的接口，从而支持客户可以选择他们喜欢的 ADC/DAC 供应商。 联系我们的 专家 ，以安排免费的演示或评估。