标签: dsc

针对dsPIC33A DSC这一主题，以下是10个既有趣又深入的问题，这些问题既具有知识性，也不失趣味性： 1. **“数字信号控制器的‘数字信号’和‘控制器’之间，dsPIC33A DSC是如何平衡这两者的？”** - 这个问题探讨了dsPIC33A DSC如何融合数字信号处理和控制功能，以及它是如何在两者之间找到平衡点的。 2. **“dsPIC33A DSC的浮点运算单元（DP FPU）是如何影响实时控制精度的？”** - 这个问题深入探讨了浮点运算单元在实时控制中的作用，以及它是如何提高控制精度的。 3. **“如果dsPIC33A DSC是一个超级英雄，它的超能力会是什么？”** - 这是一个有趣的比喻问题，可以引出dsPIC33A DSC的关键特性和它在嵌入式系统中的独特能力。 4. **“dsPIC33A DSC在处理复杂算法时，是如何保持高效率和低延迟的？”** - 这个问题探讨了dsPIC33A DSC在处理复杂任务时的性能表现，以及它是如何优化性能的。 5. **“dsPIC33A DSC的集成模拟外设是如何帮助它在模拟和数字世界之间架起桥梁的？”** - 这个问题探讨了dsPIC33A DSC如何利用其集成模拟外设来处理模拟信号，以及这对实时控制意味着什么。 6. **“如果dsPIC33A DSC去参加奥运会，它最有可能赢得哪项比赛的金牌？”** - 这是一个幽默的问题，可以引出dsPIC33A DSC在速度、精度和多任务处理方面的优势。 7. **“dsPIC33A DSC在安全关键型应用中，是如何确保数据和代码的安全性的？”** - 这个问题探讨了dsPIC33A DSC的安全特性，以及它是如何在安全关键型应用中保护数据和代码的。 8. **“dsPIC33A DSC的独立于内核的外设（CIP）是如何改变多任务处理的？”** - 这个问题探讨了CIP如何使dsPIC33A DSC在多任务处理方面更加高效，以及这对实时控制的影响。 9. **“dsPIC33A DSC在电动汽车充电器中的应用，是如何帮助减少碳足迹的？”** - 这个问题探讨了dsPIC33A DSC在提高电动汽车充电器效率方面的作用，以及这对环境的潜在影响。 10. **“如果dsPIC33A DSC是一款新推出的智能手机，它的哪些特性会让它在市场上脱颖而出？”** - 这个问题通过将dsPIC33A DSC的特性与智能手机进行比较，探讨了它的独特卖点和潜在的市场竞争力。 这些问题不仅能够激发对dsPIC33A DSC技术细节的兴趣，还能够以一种轻松愉快的方式探讨其在实时控制领域的应用和潜力。

影像压缩传输（Display Stream Compression）简称DSC，是将影像数据压缩后进行传输，达成低带宽就可输出高分辨率内容，并且经压缩后画面表现上视觉无失真、低延迟的技术。DSC可使用在各个影像接口，包括DisplayPort、HDMI、MIPI等等。本篇文章主要简介DisplayPort（DP）认证中的DSC测试。 在介绍DP的DSC测项之前，先简略介绍DSC的运作原理。一个完整的DSC系统需要一个编码器及译码器。编码器配置在传送端，传输影像数据前将影像压缩; 译码器则配置在接收端，将接收到的影像数据解压缩、还原并显示。图（一）为一个例子，由此可知，传送端及接收端两者都必须要支持DSC方可启用。 图（一） DSC使用预测编码以及建立历程颜色索引来压缩影像数据。前者概念上就是传送端先利用周边的像素信息预测目标像素信息，再将预测出来的像素信息与原本的像素信息进行运算，得出一个误差值（error）。这个误差值作为数据传送给接收端后，接收端执行同样的步骤预测出目标像素并加上这个误差值使其更接近原本的像素。如此一来就只需传送误差值，减少数据量。历程颜色索引原文为Index Color History（ICH），就是将常出现的像素信息储存为索引。传输时仅需要索引数据，也不须传输大量数据，达成压缩目的。ICH适合用在图形化的画面或有大面积单一颜色的画面上。下面两张图分别为传送端压缩流程图及接收端解压缩流程图。 图（二）传送端DSC压缩流程图 出自VESA DSC规范（DSC v1.2a） 图（三）接收端DSC解压缩流程图 出自VESA DSC规范（DSC v1.2a） 预测编码又分Modified Median-Adaptive Prediction（MMAP）、Block Prediction（BP）及Midpoint Prediction（MP）三种。其中BP在接收端为选择性支持，在DP进行Link Training时会透过DisplayPort Configuration Data（DPCD）告知传送端。传送端以何种预测编码或ICH的方式压缩并不会透过link training告知接收端，而是制定了共同机制以画面像素组成作为基准来决定。一开始会先决定要使用预测编码或ICH，如果选择预测编码就会先选择使用MMAP或BP。再来选择是否要使用MP。如果选择预测编码，最终选择应为编码后误差最小者。 为加速编码的过程，并且减少经过压缩的失真，DSC技术导入截面（Slice），将每一帧的画面加以切割，切割出的截面同时进行编码。DSC可支持的截面数有1、2、4、8个，甚至更多的截面数。需要注意的是单位为slice/line，line是指画面成形时以raster-scan顺序为一行的像素。除不同截面数外，DSC也可以使用不同长宽的截面。如图（四）右上及右下两张图片，同样都是一行4个截面，但右上的图切割为长条形截面，右下的图则切割成较宽的长方形截面。要使用哪一种长宽的截面取决于传输端及接收端支持的截面数以及DSC压缩或解压缩率。进行Link Training时传输端及接收端会沟通并以双方都可以支持的组合运行DSC。 图（四） DSC启用的时机点为传送端接上接收端并且进行Link Training的时候。图（五）为启用DSC的Link Training的过程。传送端读取接收端的Extended Display Identification Data（EDID）后接着会读取接收端的DisplayPort Configuration Data（DPCD），检视接收端的能力以及是否支持DSC，如有支持的话会在Link Training结束前写入DPCD启用DSC功能。DSC相关的DPCD地址请参考表（一）。 图（五） 表（一） 　在Link Training结束并且传输影像数据，还需要透过主链路中与影像相关的信息（Main-Link Protocol）来继续沟通DSC相关的能力。Main-Link Protocol由以下几个部分组成: Control VB-ID、Metadata、Audio、Picture Parameter Set以及End of Chunk。其中有包含与DSC相关信息的有Control VB-ID、Picture Parameter Set以及End of Chunk，这些信息会与影像数据一同从传送端传输给接收端。在Link Training过程中写入160h地址的话，传送端会在VB-ID中写入开始启用DSC功能的要求（Compressed Stream_Flag），并且在Picture ParameterSet写入DSC功能的相关信息。VESA规范定义，包含启用或关闭DSC功能的VB-ID必须要在影像信息前一行位中，如图（六）。接着传送端会在Picture Parameter Set中写入DSC功能相关的信息，包括DSC版本、影像的长宽、影像所使用的色彩格式、颜色深度等等。表（二）列出DP DSC测试中需要注意的信息。 图（六） 表（二） 最后向读者介绍在DP认证中的DSC测试。由于DSC在DPCD以及Main-Link Protocol中加入DSC相关的信息，检查Link Training过程以及Main Link Protocol的正确性为测试其一目的。再来因DSC牵扯到许多不同因素，包含分辨率、截面、色彩格式、颜色深度、编码及译码方式等，因此针对不同组合皆会进行检测。另外由于DSC标榜视觉无失真，因此测试环节也包含肉眼检测画面是否正常。下表照顺序列出传送端需要测试的项目。 表（三） 　　上表中前两项单纯检测待测物在一般情况及使用BP的时候是否可以正确启用DSC，其余项目除了检视Link Training及Main-Link Protocol之外，也需要肉眼检查画面。最后两项4.6.1.8及4.6.1.9则检测产品的向下兼容性，确保在接收端只支持DSC 1.1的情况下是否也可以成功启用DSC。接收端的测试方式大同小异，只是比较繁琐。不只分颜色格式，在固定一个颜色格式下又分颜色深度、Block Prediction、压缩率、截面数以及通道数来测试，总共为26项。 　　随DP版本演进，传输速度及分辨率也日益增高。由一开始的2K，演进到现在8K甚至更高的分辨率。然而，虽然传送端以及接收端皆可支持如此高的分辨率及传输速度，线缆则遇到硬件界限，无法突破在高传输速度下讯号损耗的问题。为此在DP接口中导入DSC，即使以比较低的传输速度，同样也能输出精细的分辨率。往对于分辨率的要求必然会越来越高，若硬件上的障碍持续无法解决，想必DSC为一个可观的发展趋势，值得再深入研究。 参考数据： VESA Display Stream Compression (DSC) Standard Version 1.2a 18 January, 2017 VESA DisplayPort (DP) Standard Version 1.4a 19 April, 2018 VESA® DisplayPort® DSC Link Layer Compliance Test Specification Version 1.4a Revision 1.1 Draft 6 18 November 2019 作者 GRL台湾资深工程师 李炫娥 Sophie Lee 国立台湾大学机械工程系毕业，拥有三年多测试经验，熟悉DisplayPort, Ethernet 等测试规范。GRL 技术文章作者及演讲讲师。

要点 1. DSP设计人员寻求优化TI所称的“三P价值”，即：性能、价格与功耗。 2. ADI设计人员了解其DSP所面向应用的功率包络。 3. Microchip对数字信号处理采用了一种替代方案：数字信号控制器。 4. 未来，可编程ASSP器件为TI的DaVinci这类器件提供了一种替代品，将面向某些市场中的FPGA。 如德州仪器(TI )公司首席研究员GeneFrantz所言，该公司DSP先驱的顿悟始于上世纪70年代末，恰好在TI公司创造性的Speak Spell学习玩具放上零售货架后不久。Frantz回忆那时有个顾客问：“如果你们可以用DSP给玩具加上语音合成，还能用它做别的什么吗？” 当今年TI公司庆祝在DSP市场的30周年时，这个长久以来的问题已经过了无数次的解答。如果没有DSP以及它在音频、图像和多媒体处理方面的推动作用，就不会有“信息娱乐”内容，没有智能手机或平板电脑，没有互联网，也没有APP的生态系统。 TI的“玩具”技术不仅促使公司进入了一个新的业务领域，而且为TI、其竞争对手以及工具供应商的开发建立了舞台，推动DSP技术进入了各种应用与市场。与此同时，传统DSP器件遭遇了各种替代性信号处理平台的竞争，包括有DSP特性的CPU、用微控制器与DSP核心配对使用的数字信号控制器、用于为数字信号处理设计定制的数据路径，甚至创建定制可编程处理器的FPGA，以及最新出现的有大量并行处理的图形处理器，它可以解决数据并行问题。 DSP技术的起源要比Speak Spell玩具早几年。在上世纪70年代初期，科学家们开始采用市售的现成TTL分立逻辑芯片，实现专门的信号处理“引擎”。早期系统相对速度缓慢，占用空间大。TRW公司在1973年发布了第一款实用的并行乘法器，并在两年后增加了位片(bit-slice)ALU。但仅乘法器芯片就要数百美元，唯一能买得起这种产品的客户只有研究实验室、医疗扫描设备制造商及军队。 1978年，American Micro- systems公司推出了第一款专门为DSP设计的单芯片IC：12位的S2811。AMI发明了一种真正创新性电路设计，但其芯片实现时采用了一种激进的“V槽”(V groove)MOS技术，而这种技术从未用于量产的商业产品。 第二年，英特尔公司推出了Intel2920 16位“模拟信号处理器”，起这个名称是因为英特尔要设计一种用于直接替换模拟电路的芯片，包括了板上的A/D和D/A转换器。2920以数字形式处理模拟信号，但它缺少一个并行乘法器；此外，它600ns的周期速度太慢，无法在音频段做出有用的工作，而音频段是第一个大批量DSP芯片的市场。 第一只“真正”单芯片的DSP出现在上世纪80年代初，由贝尔实验室和NEC推出， 市场分析公司Forward Concepts将其定义为并行MAC(乘法器-加法器)电路。贝尔实验室的芯片叫DSP-1，是一种用于ATT与Western Electric设计中的容性器件。NEC的μPD7720是第一种真正量产、在商业市场上发售的单芯片DSP。尽管受制于粗糙的开发工具，NEC的芯片仍然可提供充足的速度，它用一个双周期MAC实现122ns的周期时间，能够在音频段做一些有用的工作。 80年代末，理光公司的HiromitsuYagi为传统的NMOS工艺重新设计了原AMI的S2811芯片。Yagi的工作结果是理光RD28211和AMIS28211。 TI加入游戏 在80年代，TI公司的Ed Caudel设计了后来成为该公司第一款DSP的初始架构。同年，Surendar Magar受雇围绕DSP算法来优化架构。1982年2月，TI在传统的“国际固态电路研讨会”上以一篇《具有数字信号处理能力的一种微计算机》(参考文献1)的论文将设计结果公诸于世。1982年4月，Caudel在巴黎召开的“音频、语音与信号处理国际研讨会”上宣布了最终产品—TMS32010。 推出Speak Spell后(图1)，TI公司继续为各种行业开发DSP器件，但业务的关键以及对市场增长起决定性作用的，还是围绕处理器所出现的生态系统。业界最早的DSP工程师之一Frantz说：“TI成为第一家拥有一款复杂的信号处理芯片的公司，也理解到器件本身并非产品，产品是器件加支持加开发环境加一条器件热线。我们为客户创造了一个产品，使他们可以将其用在自己的产品中。” 在早期年代，TI的DSP热线是为客户提供帮助的一个重要来源，尤其是很多情况下，回答电话问题的人正是被咨询器件的架构师。Frantz说：“TI有一些非常大的客户，我们接到这些大客户从不同地区打来的电话，有六到七个不同区号。我们发现自己比他们还清楚他们公司在做什么东西。我们尽自己所能帮助他们发展。” 也有很多来自小型新兴公司的电话，咨询着相同的问题，而TI早在业内成员顺应趋势做出选择以前， 就看到了正在形成的市场。Frantz指出，这以后几年间，公司发明了下一代信号处理器，做出了客户想要获得的“疯狂”东西。 在此过程中，TI一直牢记“三P价值”，即：性能(performance)、价格(pr ice)以及功耗(power di s -sipation)。Frantz说：“大多数人并不明白功耗是多么重要，但我们自60年代中期就一直致力于小功率器件技术，当时已经发明了计算器。” 初期，TI开始了它的第三方计划，鼓励有DSP专业能力的小型公司去“填充”TI无法照顾到的“空白”。Frantz将计划描述为一个“价值网”，所有参与者都可以通过它获得收益，同时扩展了现有的客户支持网络。 Fernando Mujica是TI系统架构实验室主任，是分析嵌入式处理方面的专家，他从Frantz这些DSP先锋手中接过了接力棒。Mujica说：“过去30年来，我们生活中的方方面面几乎都受到了DSP的影响。现在，我们正看到DSP开始做嵌入分析工作，这是需要最高程度可编程性的一个不断增长和发展的领域。现在，信号调整与压缩技术都实现为硬编码的加速器，并与DSP整合在现代的嵌入式处理器中。” 今天的DSP和其它嵌入式处理器承担了以往需要人工干预的工作。相关例子是拓展了汽车安全功能的范围，包括偏离车道警告和主动巡航控制等，这些已出现在高档汽车中。这些系统已超出了便利功能范畴，它们会向驾驶者提出警告，乃至在紧急情况下做刹车或转向操作。 Mujica表示：“在不久的将来，嵌入分析解决方案将使自动化驾驶成为一种现实(图2)。机器人是另外一个即将出现革命性变化的领域，因为嵌入式处理器的性能在增长，它们已能完成复杂的分析任务。” 如要了解DSP如何整合到很多TI提供的方案中，可以看一下该公司基于KeyStone的高性能多核处理器、单核处理器，以及OMAP处理器(参考文献2、3和4)。 《电子设计技术》网站版权所有，谢绝转载 小功率创新者 TI不是唯一一家在“三P价值”上推动DSP技术发展的公司。ADI公司以2001年开发的定点Blackfin处理器和90年代中期的浮点Sharc处理器，坚定不移地改进着功率/性能比。 随着对处理精度的需求越来越高，设计者不断地面临着解决功率预算需求的难题。ADI公司处理器营销总监Colin Duggan以及Blackfin产品经理Richard Murphy表示，ADI公司专注于现有功率的高效利用，从而获得越来越紧凑的设计，可确保有更好的系统便携性，占据最少空间，使得总体运行成本较低。他们指出，低功耗通常发热低，有助于获得更高的系统可靠性，减少了系统级与空间级的冷却，从而节省了相关的功率、空间和成本。 对于电池供电设备，较低功率的处理器能延长系统电池的寿命和充电间隔，有助于减小系统尺寸和重量，保证了便携能力。处理器功耗的下降也让设计者可以使用较小的电池，最大限度地节省了功耗与空间。 刚刚发布的BF60x高性能系列以及前代Blackfin中都采用了DPM(动态电源管理)，开发人员可以将处理器功耗与程序执行时的处理需求相匹配(图3)。20 01年10月，ADI率先将DPM应用于首款发布的Blackfin处理器中。小功率处理器延长了系统电池的寿命，有助于减小系统体积与重量。 Blackfin处理器中采用的其它设计技术包括：可编程电压以及频率缩放；时钟周期分辨率的动态时钟门控；多电源域，支持深度睡眠与冬眠模式；高代码密度，尽量减少了激活总线的能量；采用混合阈值电压晶体管，获得了最佳性能与功率效率；一个最高能效的全定制处理器核心；审慎采用硬件加速器；以及支持亚稳态SDRAM，使板级功耗降至最低。 在浮点方面，ADI仍牢记低功耗技术，设计出了最新的Sharc 2147x。该处理器有5Mbit片上内存，设计者可以将功率存储起来，以备扩展将数据移动到外存和其它处理器。该系列的集成内存与并行处理特性能够提高性能，确保算法和程序执行得更快，从而得到了净功耗下降的好处。 两两比较(均在的典型功耗)有助于ADI做出方案。在Sharc系列中，ADSP-21261在150MHz时功耗为900mW，200MHz时为1.2W；与之相比，最新的ADSP-2147x系列在150MHz时功耗180mW，在266MHz时功耗363mW。在Blackfin系列中，BF527在600MHz时的核心功耗为205mW，待机功耗为10mW，而冬眠模式耗电大约为40μA；最新的BF592在300MHz时提供88mW的动态功耗，待机功耗不到1mW，冬眠耗电为20μA。该公司最高性能的Blackfin BF609有两个500MHz核心，在1GHz时耗电400mW。 Duggan和Murphy指出，ADI的节电特性提供了灵活的控制，更新的工艺尺度有更高的功率效率。他们补充说，该公司的设计者都了解其DSP所要满足的应用的功率包络。 ADI的目标是，尽可能在应用的一个特定功率包络中获得最高的性能。用户可编程PLL，可调降自身系统时钟的外设，以及当某些外设不工作时关闭任何时钟域的能力等，都可以节能。其它节能方案包括：采用高效的总线架构，尽量增加设计中采用高阈值电压晶体管的百分比(一般为93%)，以及使用PVP(流水线视觉处理器)做为加速器。 Microchip的DSC Microchip Technology公司的数字信号处理采用了另一种方案：DSC(数字信号控制器)。第一款芯片是用一个DSP与一只8位微控制器配对。然后，Microchip的工程师在一个PIC微控制器中集成了一个DSP核心，这就是2002年面世的16位dsPIC(参考文献5)。 可缩放的dsPIC解决方案提供了专利的微控制器式中断处理，可用于实时控制，据Microchip称，用DSP做实时控制一直面临着挑战(图4)。DSC核心采用一种修改过的Harvard总线架构，有16位宽的数据路径和24位宽的指令路径；广泛寻址模式；一个16×16位的通用寄存器集；一个灵活的软件栈；单周期16×16乘法功能；带双端口SRAM的DMAC(直接内存访问控制)；以及八个外设通道。 DSC的运行速度从30MIPS到70MIPS，用于数字电源、照明、电机控制、语音、生物计量、传感器处理以及简单滤波器等市场。芯片包含了用于语音处理的DAC、电机控制PWM、快速ADC，以及专门用于SMPS(开关电源)应用的ADC。Microchip公司称这些器件具有高运放集成度，提供了微控制器般的“观感”，设计者无需学习DSP设计或软件就可以使用。 Microchip鼓励从dsPIC到PIC24微控制器的无缝迁移，两者的代码与引脚兼容。同样免费的MPLABX集成开发环境可用于Microchip的8位、16位与32位微控制器及其DSC。该公司称其战略是为工程师们提供简单的解决方案，使应用开发人员(如数字电源)能够方便地使用模拟友好的高度集成dsPIC。 《电子设计技术》网站版权所有，谢绝转载 转向FPGA 从传统DSP转向基于FPGA的DSP硬件，这个过程会涉及一组新的设计技巧，以及对硬件的新理解。对于刚开始使用FPGA或DSP的开发人员，这种转换可能是一个相当大的任务，它增加了设计日程的风险。高级经理Tom Hill为Xilinx编写过一份白皮书《Xilinx DSP设计平台：简化FPGA在DSP中的使用》(参考文献6)，其中给出了Xilinx的DSP开发套件设计思想，以简化FPGA的采用，算法与硬件开发人员在用Xilinx器件开发DSP应用时，能快速地进入状态。 Hill指出，在90年代时，Xilinx设计了用于DSP处理的4000 系列FPGA。客户很快发现，他们可以用FPGA建立数字滤波器。大约1999年，时任Xilinx现场应用工程师的Bruce Newgard认为公司有一个很大的机会，但管理层需要一些有说服力的东西，才同意在Xilinx内部成立一个DSP部门。 2005年，Xilinx打造完成了一个DSP战略，即与TI和MathWorks合作，为算法开发与设计实现引入FPGA/DSP协处理平台和紧密集成的工具流。同一年，Forward Concepts估计，基于FPGA DSP解决方案的性能与灵活性可以应付20亿美元的高性能DSP市场。Xilinx初期的目标市场是高增长的数字通信、MVI(多媒体、视频与影像)，以及防务系统。这些领域加起来，要占到80%以上的高性能DSP市场份额。 Xilinx与MathWorks合作开发了SystemGenerator，这是业界第一个针对Xilinx FPGA的DSP插件。今天，SystemGenerator for DSP是采用FPGA做高性能DSP系统设计的一款领先高级工具。 Xilinx 称， 使用System Generator，没什么FPGA设计经验的开发人员也可以快速地通过算法FPGA实现量产质量的DSP，所花时间只有传统RTL开发的几分之一。工具提供了系统建模以及从MathWorks Simulink的自动代码生成，并集成了RTL、嵌入、IP、Matlab，以及一个DSP系统的硬件。System Generator for DSP是XilinxDSP目标设计平台(Targeted DesignPlatform)的一个关键部分。 Xilinx已转换了自己的业务模型，从水平的FPGA供应商，变成为垂直的应用促进商，在不同的细分市场都有自己的业务。下一阶段是由工具、IP、硅片和套件组成的面向算法的平台。 Xilinx基于FPGA的DSP平台现在可与真实世界的信号相连接，并有与高速数据转换器的接口。数据会以极高速率采样，然后下变频，以简化DSP硬件实现。Hill指出，FPGA通常用于处理接口和下变频的系统，但40%的情况下会与DSP器件一起使用。 一些用户对于使用基于FPGA的DSP存在着一些疑问，如技术的易用性以及设计流程的障碍等，因此在2011年1月，Xilinx买下了AutoESL。双方结合，就是2012年1月的XilinxAutoESL，它使设计者能更容易地快速用FPGA实现DSP系统，并提供了向下一代AutoESL技术的一种更平滑转换，这就是Vivado High-Level Synthesis 2012.2(参考文献7)。随着Vivado设计套件的推出，VivadoHigh-Level Synthesis(高级综合)能够让开发人员将C、C++和System C直接应用于FPGA，而不需要手动创建RTL，从而加快了设计实现。 Hill指出，今天，如果你能用一只DSP做设计，客户就会使用一只DSP；如果设计要求采用两片或三片DSP，则FPGA就极有竞争力。对于高负荷的滤波，FPGA具有优势。FPGA能完成无线、雷达与军用声纳对抗中的上/下变频和数字预校正。医疗影像是另外一个重要领域，如有些CT扫描与拥有256个以上传感器的超声设备。 3 月份，Xilinx 推出了Zynq -7000，宣称在一只器件上集成了“全部可编程的”SoC，它提供ASIC式的性能与功耗、FPGA的灵活性，以及微处理器的编程简便性(图5)。Zynq-7000生态系统包括硬件与软件开发工具，以及操作系统。 Hill预测说，未来FPGA将是可编程ASSP的基础，后者在某些市场领域上将替代TI公司DaVinci数字多媒体处理器这类器件。 不承认支持DSP算法与架构开发的工具供应商，就无从谈起DSP的历史。要了解这些公司的角色(如技术演化中的MathWorks公司与Synopsys公司)，获得DSP分析家对该行业过去、现在和未来的观点，请登录www.edn.com/4394792阅读全文。 《电子设计技术》网站版权所有，谢绝转载

　　你一直在跟踪数字信号处理产品领域的变化吗？2007 DSP 指南能够提供帮助。 　　欢迎来到2007 EDN DSP指南，这份指南再次将不断扩充的数字信号处理资源组合到一个知识文库中，指南中的公司、器件、内核和产品的数量继续发展和增长。有些公司已经因为关闭或拆分而从列表中消失，但是公司的数量和器件的列表仍然在不断增长。这种稳定的增长不仅表明现在有更多的处理器可供选择，而且也说明了设计人员在使用这些器件及内核的要求、特性和应用方面的巨大变化。 　　去年，我们提出了 DSC （数字信号处理器）这个名词，来描述由具有DSP架构特点和结构的微控制器内核构成的混合或统一的 体系架构 ，这种架构正越来越多地出现在市场上。今年，我们会更加强调数字信号处理领域中这个正在不断增长的部分。与纯DSP和微控制器的不同在于，DSC把DSP和MCU这两类处理器的基本特性结合在一个架构、指令流和器件当中。DSC具有比纯DSP更多的片上外设和中断控制，能够更频繁和更快地对所处理的内容进行切换。DSC还具有更丰富的总线结构和更多的算术运算单元，避免出现在用纯微控制器进行处理时可能碰到的处理能力不足的问题，如MCU在执 行内容切换等需要处理连续的数据流时，可能就会遇到这种障碍。 　　经过优化的DSC集成了合适的外设和数据处理能力，使得一系列新的应用成为可能。这些器件瞄准的早期应用是电源控制器。由于同时具有MCU和DSP两方面特性，因此DSC适合需要在系统边缘实现复杂控制功能和信号处理的应用，以及小型、便携式系统应用等。市场上还会出现更多用于智能建筑（自动化）应用和便携式设备的专用DSC，特别是在便携式家庭医疗设备上。 　　本指南将继续为设计人员和系统架构工程师提供有关处理器的全面详实的信息，以帮助他们迅速找到合适的处理器。这个印刷版本只提供数字信号处理领域的一个快速和高层次的概览，指出每个公司的新产品和其产品线的目标应用。 　　EDN的网站上也刊登了本DSP指南，而且Web版本的内容比印刷版丰富得多。Web版不仅提供印刷资料，而且还提供器件列表以及每家公司器件、内核、开发工具以及其他产品的详细资料。详细的器件页面支持高层次分类，读者可以根据供应商和应用类别快速找到器件，这些页面还包括每个供应商产品的结构框图（如果有的话）。 　　如果在指南中缺少某家公司或者某家公司的资料没有更新，请通知该公司和EDN。同样，如果本指南帮助你找到或选择了某款器件或内核，也请告诉供应商你是如何找到该器件的。 　　 Actel Corp 　　Actel提供具有诸如滤波和域变换等信号处理能力的单芯片、非易失性FPGA。Actel的DirectCore系统级IP块可用于Actel器件，如RTAX-S和ProASIC3器件系列。在使用Actel 基于闪存和反熔丝的FPGA实现这些灵活的内核时，具有对固件错误的免疫特性和辐射承受能力。该公司的器件具有“上电即运行”的特性，这样它们就可以用在不能有上电延迟的军用、通信、航空和医疗等应用中。 　　Actel去年推出的CoreCORDIC（坐标旋转数字计算机）算法能够计算双曲线和三角函数，它还能实现直角坐标和极坐标之间的坐标变换。这个工具可生成RTL代码，使设计人员能够建立可配置的数字信号处理系统。CoreCORDIC有三种体系架构可供选择，包括一个小型的位串行架构、一个用于中等性能和大小的字串行架构以及一个用于高性能应用的并行流水线架构。CoreCORDIC生成器生成一个用户定义的测试台和RTL模块，便于集成到更大的设计中去。Actel的CoreFIR（有限脉冲响应）IP内核发生器和CoreFFT（快速傅立叶变换）IP内核发生器支持内核生成。 　　 Altera 　　Altera的FPGA、结构化ASIC和CPLD产品面向许多传统的电子市场。在原有Stratix器件的基础上，新的65纳米Stratix III FPGA引入了包括多个专用DSP块在内的多种特性，实现了高性能和尽可能低的静态和动态功耗，在功率性能上比前代高端FPGA提高了50%。Stratix III FPGA的特性包括可编程电源技术、可选的内核电压、处理和电路技术，Quartus II中的 PowerPlay技术能够对具体设计进行功率分析和优化。Stratix II GX FPGA带有高速收发器，可提供优异的信号完整性和抖动性能，能够以最佳的性能实现各种通信协议。 　　Altera最近推出的65纳米Cyclone III FPGA具有用于DSP应用的288个嵌入式乘法器，瞄准要求低功耗、高性能和低成本的大批量应用。对于那些需要一定批量的应用，HardCopy II器件使设计人员能够将其设计从高端Stratix系列FPGA移植到低成本的结构化ASIC。该公司提供了一个内容十分丰富的IP（知识产权）内核库，其中包括Nios II嵌入式处理器。Quartus II设计软件支持所有的Altera产品，包括FPGA、结构化ASIC和CPLD。 　　 AMI Semiconductor 　　AMI Semiconductor提供集成的混合信号及结构化数字产品，服务于北美、欧洲和亚太区域的自动控制、医疗和工业、通信和军用/航空市场。该公司的BelaSigna产品系列支持高保真、可编程和超低功耗的便携式音频系统。新推出的BelaSigna 200音频处理芯片减小了产品尺寸，面向消费电子和工业市场的小尺寸、高精度音频产品。 　　BelaSigna 200和BelaSigna 250音频处理系统采用了 DSP 技术，其创新的消回声算法可以在头戴式耳机和蓝牙单声道/立体声耳机中实现高质量、无回声的通信。该公司还提出了一种声震算法，以减轻耳机等产品中的声震问题。利用该公司的软硬件结合，生产厂商能够设计出防止用户受到伤害、帮助企业主遵守工作环境安全法规的产品。AMIS RPM（快速原型模块）采用了BelaSigna 250音频处理器，使音频设备开发人员可以对DSP和子系统进行 评估。   　　 Analog Devices    　　Analog Devices的DSP和信号处理产品包括Blackfin、Sharc和TigerSharc系列处理器，开发工具包括VisualDSP＋＋、VisualAudio、Ez-Kit Lite和来自SigmaStudio、uClinux和Green Hills Software等公司的工具。Blackfin处理器系列将一个类似32位RISC的指令集和16位双MAC（乘累加）单元组合在一起，适用于音频、视频和数据处理的汇聚型应用。Blackfin的动态电源管理功能用软件同时调整工作频率和电压，从而降低功耗。 　　新的Blackfin ADSP-BF54x系列具有更高的I/O和存储器带宽、更多的片上存储器，以及包括一个24位LCD接口在内的高带宽多媒体外设。BF54x系列还支持针对工业和多媒体/网络车载应用的CAN（控制器区域网络）和MOST（基于媒体系统传输）系统外围设备，它并嵌入新的Lockbox安全技术以保护知识产权。Blackfin ADSP-BF52x系列适用于便携式应用，包括 PMP（便携式媒体播放器）、VOIP（网络音频协议）电话、IP相机和移动电视。Blackfin系列工作在250MHz时的内核功率仅为0.16mW/MHz，并具有实现DRM（数字版权管理）内容保护的Lockbox安全技术。 　　SHARC处理器系列面向从消费电子、汽车、专业音频到工业、测试测量和医疗设备等一系列应用。在32位浮点/定点内核架构的基础上，SHARC系列处理器引入了复杂的存储器和I/O处理子系统。 　　TigerSHARC处理器系列提供高端浮点和定点性能，对于无线通信基础设施、医学和工业成像以及军事应用，TigerSHARC处理器支持多处理器的无胶合伸缩。 　　Analog Devices还提供结合了ARM7或8052内核的精密模拟控制器系列产品，该系列产品集成了转换器、电压参考、温度传感器等模拟器件和处理器内核，以及嵌入式闪存。该系列产品的新成员包括用于汽车的ADuC703x系列精密电池监控管理器，以及用于电机控制和工业与汽车系统中智能传感设计的ADuC7128精密模拟微控制器。 　　Analog Devices的SigmaDSP音频处理器具有一个28/56位音频DSP、ADC、多个DAC和类似微控制器的控制接口，可构建单芯片的音频系统。信号处理单元包括均衡、交越、低音增强、多频带动态处理、延迟补偿、扬声器补偿和立体图像展宽，设计工程师可以用这些特性来对实际使用环境中的扬声器、放大器和收听环境的限制进行补偿。 　　 ARC International   　　ARC International既发放可配置的媒体子系统的技术许可，也对可用于开发嵌入式应用SOC（片上系统）的ARC 600和ARC CPU/DSP内核进行技术授权。ARC有将近140个用户，这些用户每年在高增长市场上大约出货2亿个基于ARC技术的产品，这些市场包括消费电子、通信、语音和数据网络、存储等。 　　超低功耗的ARC 600系列内核采用了5级流水线，主要用于电池供电和成本敏感的消费电子、网络和汽车应用。高性能的700系列内核采用了7级流水线，支持高端嵌入式操作系统，面向计算密集的图形、媒体编解码和包处理应用。 　　 ARM   　　ARM OptimoDE数据引擎的可授权IP（知识产权）有相配套的工具环境，将固定逻辑的高效率和软件可编程的灵活性结合在一起。设计人员可对数据引擎的架构进行优化以支持各类应用，比如AudioDE就针对数字音频处理进行了性能优化。设计人员可通过编程对数据引擎的架构进行设定，这样采用同样的数据引擎就可支持多种具有类似要求的算法。该引擎可通过修改软件来容纳新增的设计变更或替换算法，而不用改变其基本的硬件结构。 　　 Atmel 　　Atmel 的 DSC （数字信号控制器）系列产品采用了新的AVR32 UC3内核、AVR32 AP7内核和ARM公司的ARM926EJ-S内核，一系列双内核VLIW（超长指令字）浮点 DSP 则采用了mAgic内核，AP7000 DSC的七级流水线支持乱序运行和SIMD（单指令多数据）。基于ARM9、AVR32 AP7和AVR32 UC3的DSC具有同样的外设集，包括所有外设上的DMA、Atmel外设DMA控制器、一个多层高速总线结构、一个以太网MAC（媒体访问控制器）、一个USB主/设备、一个ADC、多个串行通信外设和一个可选的外部总线接口。 　　新的UC3系列32位闪存DSC在66MHz时的功耗为40mA，性能为80 DMIPS（Dhrystone百万指令每秒），具有220条可自由混用的16/32位扩展指令，其中包括单周期MAC操作 、乘法器、粒存储器处理和可同时进行数据处理的载入/存储指令（如载入并插入位区域、载入并交换和存储并交换等）。三级流水线架构集成了与CPU或AHB（高级微控制器总线结构高速总线）直接接口的单周期可读写SRAM，执行级的三个子单元分别是ALU、乘法单元和载入/存储单元。采用UC3内核的系列DSC具有256～512KB片上双存储库闪存，可以在等待状态或不通过等待状态时，每个时钟周期输出一个字的内容。 　　 Cambridge Consultants   　　Cambridge Consultants的专业技术覆盖半导体、无线通信、雷达系统、高级传感器以及汽车电子、医疗设备和消费产品中的控制系统。该公司具有广泛的IC设计能力，特别是在高精度模拟、混合信号和射频系统等方面。 　　该公司的IP（知识产权）产品和开发工具包括一个模拟、数字、混合信号和无线IP内核库，以及用于ASIC和FPGA开发的嵌入式软件开发调试工具、协议栈和开发平台。高公司的IP内核便于移植且功能灵活，设计人员通过签订灵活的授权协议，就能够根据自身特定的标准对内核进行裁减，其中有些授权是免费的。Cambridge Consultants的IP产品包括16/32位XAP处理器内核和APE2可配置数据路径DSP。 　　 Ceva  　　2006年，采用Ceva IP的芯片组的发货量超过1.9亿，比2005年增长了45%。去年，Ceva推出了Ceva-X1622 DSP内核和Ceva-XS1102系统平台，Ceva还在其可伸缩Ceva-X 系列中新增了Ceva-X1641，做为第一个具有四MAC（乘累加）单元的DSP内核，该内核可执行要求稳固数据吞吐率和高存储器带宽的高度计算密集任务。 　　Ceva继续提供基于Ceva-TeakLite-II的DSP内核。Xpert-TeakLite-II DSP子系统的特点是低功率、低成本、可编程，适用于2/2.5G多媒体手机、便携式多媒体播放器、消费和专业音频、VOIP（IP协议电话）、VOCable（电缆电话）、VODSL（数字用户环路电话）和VOFTTH（光纤到户电话）应用。Ceva-VOP（包传输语音）平台面向成本敏感的住宅和消费类VOIP产品。Ceva-Audio完全可综合的软件IP定位于高性能、低功耗音频应用，如便携式音频播放器、移动电话及家庭娱乐系统。Ceva的Mobile-Media2000平台采用了Ceva-X1620 DSP，该芯片采用台湾联电的130纳米工艺，工作频率超过400 MHz。 　　Ceva还对基于Ceva-X、Ceva-X1620、Ceva-XS1100和Ceva-XS1200的DSP内核和平台提供技术授权。多用途Ceva-X架构派生出了多个内核，适用于2.5/3G多媒体电话、PDA、数码相机和摄像机、DTV（数字电视）、机顶盒和高清晰度DVD，Ceva-X架构系列的第一个产品是Ceva-X1620。低功耗的Ceva-XS1100 SOC（片上系统）平台面向3G手机的无线基带处理，低功耗Ceva-XS1200 SOC平台定位于高性能应用，如多媒体、通信、VOIP和存储。 　　 Cirrus Logic   　　Cirrus Logic为音频应用提供DSP，其产品包括用于消费电子市场的单内核和多内核DSP，以及用于专业、商用和消费电子市场的CobraNet音频系统处理器。利用这些器件所采用的CobraNet技术，用户就可以在以太网上传送非压缩的数字音频内容。该公司提供一个包括THX Ultra2、DTS ES （数字影院系统扩展环绕声）96/24、Dolby Surround Pro Logic IIx等算法的音频算法库，以及易于定制的模块化编程环境。整个开发框架包括了现有技术水平的解码器、虚拟化设备、环绕声仿真器和音频增强算法。 　　Cirrus Logic今年推出了用于DTV（数字电视）的CS48520/40音频处理器，可以为数字电视增添一些音频特性，并改善性能。为了帮助工程师对该芯片和其他32位音频 DSP 进行编程，Cirrus Logi还发布了一个图形化编程工具，可以快速定制编程基本音频参数。 　　 Cradle Technologies   　　Cradle Technologies是一家无晶圆厂的半导体公司，主要开发用于下一代多媒体应用的多核DSP，为安防监控中的视频和成像、高性能成像、广播和IPTV（IP电视）基础设施应用提供高性能的可伸缩DSP编程平台。CT3616是Cradle的旗舰型多内核系统，能在单芯片上实现标准清晰度的H.264 Main Profile实时编码。 　　Cradle的Janus PCI DVR是一个可用于生产的低成本参考设计，采用了高性能的CT36 16处理器。与监控DVR市场上的现有产品不同的是，Janus采用一个CT3616多码率DSP，能够同时对16路音视频信号进行编码，而且还为智能视频内容分析或回放保留了足够的计算能力。 　　Cradle最近发布了新版的多内核开发工具，软件工具套件包含Cradle基于Eclipse的IDE（集成开发环境），支持项目管理自动化和开发C、C＋＋及类似C的汇编代码，还提供了Inspector图形调试环境、图形化的多内核实时性能分析工具，以及视频、图像和I/O处理的扩展库。 　　 Evatronix 　　Evatronix为业界提供IP核和电子设计服务，包括一系列处理器、USB、串行接口控制器、数据通信、网络内核等。Evatronix提供两个系列的可编程DSP内核，16位的C32025系列面向工业、家用和消费电子产品，24位的C56000内核适用于更加复杂和精确的应用，如音频压缩和图像处理。 　　 Freescale Semiconductor   　　Freescale Semiconductor的可编程DSP可用于音频、移动手持设备和高级通信基础设施。该公司的MXC架构将手机的处理功能分成了两个主要部分：与基站通信的调制解调内核和驱动用户界面的应用处理器内核。MXC系列包括用于2.75G和3G移动应用的多个平台。Symphony系列DSP面向高保真度的专业、消费电子、汽车音响市场。Freescale将继续增强和扩大16位 DSC （数字信号控制器）产品线，这些产品是由性能最高的56F8000系列DSC衍生出来的。 　　2006年，Freescale推出了四核的MSC8144，该处理器采用了SC3400第三代StarCore架构。 　　 Hyperstone  　　Hyperstone的E1-16XSR/32XSR RISC/DSP处理器为要求高速微处理器和高性能DSP的应用提供了无缝集成的RISC/DSP处理能力，处理器中的RISC和DSP执行单元采用了共享寄存器的流水线结构，程序员能够自由地把RISC和DSP的编程方法混合起来使用。为达到高吞吐率，系统以高度并行的方式执行RISC和DSP指令。这些处理器的目标应用包括电话、VOIP电话、视频、数码相机和通用信号处理。 　　Hyperstone的HyNet系列HyNet32XS/32S网络处理器采用了E1-32XSR内核，又进一步集成了支持以太网、实时以太网、串行和ATM（异步传输模式）通信的外设，还包括内部RAM、视频接口、PCI接口和DMA。这些处理器针对行业、有线和无线通信等需要高速信号处理、通信等功能的应用。 　　Hyperstone新的E2 RISC/DSP将0.18微米工艺的E1-32XSR RISC/DSP内核和一个高速串行通信引擎、32KB内部SRAM、一个SDRAM接口、一个多路复用输入ADC、中断和DMA控制器结合在一起，从而实现了低成本和高集成度，非常适合对成本敏感的市场，其目标应用包括音频、消费电子、通用信号处理等。Hyperstone还为其处理器系列推出了基于Eclipse IDE的开发工具包，其中包括GNU工具包。 　　 Improv Systems   　　Improv提供Jazz PSA （可编程系统架构）平台，该平台是一个可配置的多处理器架构。设计人员不是采用一个固定的处理器和指令集，而是为他们的产品或应用领域生成针对应用优化的处理器内核。Improv的Jazz Processor VLIW（超长指令字）架构通过并行运行提供高性能，面向媒体处理、数字信号处理和通信应用等计算密集的应用。Jazz DSP 内核也是用于通常DSP编程的通用定点DSP内核。 　　Jazz PSA标准工具套件为生成优化的DSP软件提供了一个稳定完整的开发环境，开发环境的中心是用于优化VLIW和DSP的Jazz PSA编译器，而且Jazz PSA标准工具套件对Jazz PSA平台的任何配置都是可重定向的。Jazz PSA合成工具套件是用于生成用户自定义DSP内核的图形环境，使设计人员能够生成这些配置。 　　针对高速增长的新兴市场，Improv提供的预配置内核已经在软件和硬件上进行了完整的实现。Jazz Media内核包括视频、音频、图像和语音处理的实现，可用于从移动电话、便携式媒体播放器到高清晰度数字播放器等消费电子产品。Jazz Voice内核定位于分组语音市场，并考虑到了语音网络的所有要点。 　　 Infineon Technologies   　　Infineon Technologies提供8/16/32位系列微控制器，每个系列都具有数字信号处理能力。  8位的XC800系列具有片上向量计算机，它是包括一个针对三角/旋转计算的硬件CORDI C（坐标旋转数字计算机）模块的一组协处理器。CORDIC模块支持Park变换、角度计算和乘累加运算。向量计算机包括一个MDU（乘除单元），这个处理单元独立于8051内核进行16位和32位数学运算。该8位控制器具有CapCom6E （增强型PWM）和快速ADC等外设，这些外设大大提高了8位MCU控制器在电机控制应用中的处理能力，如无传感器的磁场矢量控制。 　　16位XC16x系列数字信号微控制器具有一个MAC（乘累加）单元，能够从Infineon的在线DSP功能函数库获得技术支持。XC16x系列具有32～256KB片上闪存，具有和8位XC800系列相同的CapCom6E单元，可以独立于CPU触发ADC。这些器件的目标应用包括恒压变频、频率滑动和磁场向量控制等电机控制。 　　Infineon将TC116X系列32位微控制器采用了TriCore统一微计算机/DSP结构上，它象一个具有快速内容转换的多任务引擎那样工作。目标应用包括伺服控制、音频数字信号处理、数据通信、调制解调器、汽车系统和便携式系统。 　　 Ipflex  　　IPFlex提供可动态重配置的处理器和设计工具平台，目标市场包括图像和视频处理、通信/有线通信、医疗和汽车应用。该公司的DAPDNA（数字应用处理器/分布式网络结构）将一个RISC处理器做为控制器，用300～1000个处理单元组成异构的处理矩阵。DNA架构可以一个时钟周期内进行重新配置，从而使设计人员获得灵活性、现场可编程和高性能处理能力。IPFlex还有DAPDNA-2和DAPDNA-IMS两个产品线，DAPDNA-IMS用于图像和视频处理，而 DAPDNA-2系列产品面向不同应用的多种用途。 　　IPFlex为开发基于DAPDNA的在高性能系统提供了工具和评估板。DAPDNA-FW II设计工具包括一个Data Flow C编译器，使开发人员可以用一种类似C语言的语法来描述他们的算法，其中部分采用了Handel-C，然后自动生成硬件代码。IPFlex还提供应用IP，以优化DAPDNA的性能和帮助设计人员实现最终应用。 　　 Lattice Semiconductor    　　去年，Lattice Semiconductor推出了两个包含专用DSP块的低成本90纳米FPGA第二代产品。这两个系列（LatticeECP2和LatticeECP2M）都具有硬DSP块，设计人员能够编程实现乘法、乘累加、乘加/减等功能。这些产品提供多达100,000个LUT（查询表）、168个18×18乘法器、5.3 Mbit块存储器，以及16个3.125Gbps的SERDES（串行/解串）的通道。这些低成本的FPGA均提供DSP和SERDES功能。 　　Lattice还发布了一些IP内核，可以用它们在LatticeECP2和LatticeECP2M器件中实现DSP功能。IP核支持的功能包括FFT（快速傅立叶变换）编译器、FIR（有限冲击响应）滤波器生成器、Reed-Solomon编解码器、卷积编码器、Viterbi解码器，以及增强编码功能等。Lattice IPexpress工具包括所有这些IP核，用户只需要给定参数便可生成IP，用户还可以在购买IPexpress工具前试用这些IP核。Lattice的ipsLever设计工具套件包含了IPexpress工具。 　　 LSI Logic   　　LSI Logic公司的LSI Zevio 1020应用处理器面向电子玩具、导航系统、便携媒体播放器和其他移动产品。该芯片集成了一个用于通用处理的ARM9处理器、一个用于H.264视频解码等多媒体处理的 DSP 、一个用于增强内容开发的 3D图形处理器、以及一个用于MIDI回放和3D音效处理的2D/3D声音处理器。它还集成了用于直接TV或LCD屏输出的视频DAC，以及一个用于数据存储或外围设备扩展的SDIO（安全数字输入输出）卡槽。 　　Zevio 1020采用了多处理器架构，这种架构使工程师可以针对不同任务来灵活地采用专门优化的处理器。Zevio 1020在进行3D图形处理和H.264视频解码时的功耗不到200 mW。Zevio 1020将任务分配给运行在各自优化频率的多个处理器，从而优化了成本、功耗和性能。LSI还提供了一些预验证过的IP块，可以在Zevio架构上进行定制SOC（片上系统）的开发。 　　 Microchip Technology   　　Microchip的16位（数据总线宽度）dsPIC DSC （数字信号控制器）是改进的哈佛结构RISC处理器，将高性能16位微控制器的控制优势和DSP的计算速度优势结合起来，为嵌入式系统设计提供了一个紧密耦合的单芯片、单指令流架构。Microchip的 所有16位DSC和微控制器都采用了同样的内核指令（DSC在指令集中增加了DSP指令）、外围设备和开发工具，并且管脚兼容。Microchip发布了dsPIC30F系列中的五个新器件，dsPIC33F系列中新增加了19个新产品，这样dsPIC DSC产品总数就达到了43个。dsPIC33F系列还将不断有新产品推出，闪存容量为12KB～256KB，管脚数从18～100个，外设配置也各不相同。 　　今年的杰出产品是用于SMPS（开关电源）和数字电源转换的dsPIC30F1010/2020/2023系列，这些产品把灵活的DSC内核和用于所执行任务的外设结合起来，包括数字PWM、ADC和模拟比较器模块，从而构成了一个智能电源外设。数字PWM有7种PWM模式，分辨率为1ns。这种配置不但对开关电源是非常重要的，并且能适用于更多的应用，如隔离DC/DC变换器、功率因数校正、不间断电源和数字照明。片上ADC的采样率为2MS/s，能够精确地同步。片上模拟比较器能够根据“每周期的电流限制”（电流模式和下一代电源中的关键特性）及时关闭PWM脉冲。最后，DSC的面积仅有6mm×6 mm，封装从28～44脚，具有内部闪存和其他单芯片操作所需要的外围设备。 　　Microchip在其所有的dsPIC DSC中引入了一个新特性CodeGuard(安全分段存储器保护)，该功能允许在一个协作设计系统中的多个参与方共享一个芯片上的存储器、中断和外设，而不会危及各自的IP（知识产权）。利用存储器分段技术，就不需要再用另外一块芯片来存储程序，这样就减少了OEM和其设计伙伴的系统成本。这些特性使得在根据应用裁减代码时，安全存储区段中的代码是与上行的代码相互分离的，从而实现代码保护。用户还能在对安全固件进行更新时使用CodeGuard的安全功能。 　　 MIPS  　　MIPS Technologies提供面向数字消费电子、网络、个人娱乐、通信和商业应用的嵌入处理器架构和内核，其主要产品包括32和64位RISC-IP（知识产权）架构，以及32位处理器内核。MIPS通过向半导体公司、ASIC开发商和系统OEM厂商发放这些产品的授权许可来获得收入。MIPS体系结构得到了业界的标准工具、软件和服务的广泛支持，超过120家公司在他们的SOC（片上系统）设计中使用了MIPS的处理器IP。 　　MIPS32 24KE和MIPS32 34K内核系列扩展了DSP功能，提高了信号处理的性能，34K内核是业界第一个集成了MIPS MT（多线程）ASE（特定应用扩展）技术的内核。利用这个架构，就可以在一个线程因访问存储器而停顿或因其他短期流水线而停顿时，将额外的线程输送进流水线，从而改善处理吞吐率。 　　 NXP Semiconductors   　　Philips去年将它的半导体业务分拆形成了NXP Semiconductors，新公司保留了Nexperia 系列媒体处理器的所有权，这些处理器可用于移动无线、音频、图像和视频、消费电子市场上相关联的多媒体产品。Nexperia中的DSP部分就是NXP的Adelante技术，它包括经典的16位RD1602x和24位RD2412x DSP内核，及一个用户定义的VLIW（超长指令字）架构。 高性能的Adelante VD3204x嵌入式向量DSP系列完善了NXP的产品线。VD3204x采用了创新性的向量处理架构，可以使功耗降至最小，适合通信和广播接收等高度计算密集的应用。 NXP Semiconductors同时提供用于Adelante的DSP软件开发工具，该工具是一个用于多内核SOC（片上系统）架构开发的验证环境。 　　 On Demand Microelectronics 　　ODM (On Demand Microelectronics) 提供针对即将来临的全球数字视频革命的IP和SOC，其产品均基于已经在芯片上实现且经过验证的VSP（矢量信号处理器），该处理器可伸缩、可配置，而且是完全软件可编程的。VSP最适合处理象数字视频这样需要极高性能的数字信号处理应用。ODM提供的主要IP内核之一是 SVEN（可伸缩视频引擎），它能实现高清晰度、兼容多种标准的视频编解码器，分辨率可以达到1080i/720p。在SVEN内核基础上，ODM还提供高端图像处理平台Pictor和针对多标准基带处理的IP内核，最新的SVENm 90纳米多媒体芯片将面向移动应用。 　　 Renesas Technology 　　Renesas Technology的SuperH系列包括一组带有 DSP 功能的高性能32位RISC处理器。SH-2A和SH-4A采用具有内建FPU（浮点单元）的超标量结构，可以获得更高的性能，最高可达1080 MIPS。SuperH架构在一 个RISC CPU内核中集成了DSP和FPU，从而减少了功耗和系统整体成本。这些器件与前代产品兼容，第三方合作伙伴提供的开发工具、操作系统、片上调试控制器、电路仿真器以及其他工具可支持目前所有的SuperH处理器。 　　Renesas在2006年推出了三组新的带FPU功能的SH-2A 系列微控制器。SH7211F的供作频率为160 MHz，带有512KB闪存，主要用于和消费电子产品。SH7263在200 MHz时的性能为480 MIPS，内建的USB主机接口可以办公自动化与数字音频播放器无缝连接，集成的LCD控制器用于QVGA尺寸的彩色显示屏。工作在200 MHz的SH7652是第一个组合了两种版权保护功能的器件,分别针对IP（互联网协议）广播和高清晰度DTV（数字电视）中的DTCP（数字传输内容保护）IP标准。 　　针对高端多媒体应用，Renesas推出了采用高端SH-4A CPU内核的两组微处理器。SH7764多媒体处理器包含一个2D图形引擎、一个以太网控制器、一个USB主/功能控制器、一个ATAPI硬盘控制器和一个LCD控制器。SH-MobileR不仅可满足移动电话的需求，而且为汽车导航系统、便携式媒体播放器以及VOIP（IP语音）视频电话提供视频和DTV技术。 　　 RC Module 　　RC (Research Center) 的RISC/DSP架构的核心是可用硅片实现的VLIW/SIMD（超长指令字/单指令多数据）处理器IP，另外还有一个灵活、高性能、1～64位的矢量矩阵引擎。RC Module可以为无线导航、消费类的标准清晰度/高清电视和其他运算密集应用的生产厂商提供混合信号SOC（片上系统）的设计服务和应用软件开发，还提供软硬件开发工具、实时信号和视频图像处理系统。该公司为智能交通系统开发了一些智能设备，比如实时交通数据采集和分析视频系统TrafficMonitor。 　　今年，RC Module推出了新的0.25微米高性能DSP NeuroMatrix NM6404，并提供了新的软件开发工具。该处理器采用了先进的VLIW/SIMD NMC2内核，带有2 Mbit片上存储器，适用于实时数据流的处理。NMServer软件可以从一个远端的PC对带有NM640x处理器的电路板进行服务接入。 　　 Silicon Hive 　　半导体IP（知识产权）提供商Silicon Hive设计、构建和授权用于通信和媒体处理的专用产品、性能优化的处理器内核以及带有应用库的软件开发工具。Silicon Hive内核面向有特殊要求的应用，可以用ANSI C进行高层编程。 　　该公司的Avispa-CH1是一个用于通信信号处理的高性能、可用C编程的数据处理器，Avispa-IM2是一个通用、可用C编程的数据处理器，这两个理器的精度、I/O和存储器配置有多种方案可供选择，处理器每个时钟周期的操作性能也可以扩展到很高的水平。可用C编程的Moustique-IC2 SIMD（单指令多数据）处理器适用于图像信号处理，SIMD向量维数、I/O和存储器有多个配置可供选择。Silicon Hive还提供与处理器相配套的软件开发环境、程序库和SOC（片上系统）集成和验证包。   　　 Stream Processors   　　SPI (Stream Processors Inc)是一家无晶圆厂的半导体公司，主要为要求苛刻的信号处理应用提供并行处理技术，着重解决如何使程序员易于使用并行处理技术。SPI在2006年推出了Storm-1系列流处理器，主要用于高清晰度视频会议、智能视频监控和多功能打印机等应用中的视频图像处理。 　　 Stretch 　　Stretch的软件可配置处理器内部具有嵌入式可编程逻辑，目标市场是视频图像、移动/无线、安全和工业应用。利用熟悉的C/C++编程工具，系统设计人员能够自动地对Stretch处理器进行配置，这样就可以灵活地满足各个市场对应用的不同需求。Stretch新的S6000系列软件可配置处理器面向高性能视频和无线信号处理。S6架构共有三项技术创新，分别是第二代ISEF （指令集扩展结构）、处理器阵列和可编程加速器。 　　Stretch与合作伙伴一道，为main-profile标准清晰度和高清晰度MPEG2和H.264视频编码提供软硬件参考应用。这些应用中的许多内核模块都以优化过的扩展指令源代码的方式来提供。Stretch与合作伙伴还为WiMax（全球微波接入互操作）基站设备提供软件和硬件。许多物理层模块，包括FFT（快速傅立叶变换）、FEC（前向纠错）函数和CRC （循环冗余校验），都提供优化的扩展指令源代码。 　　Stretch的IDE（集成开发环境）引入了Slickedit文本编辑工具，改进了编译器和指令仿真器 ，从而增强了IDE的功能。Stretch还提供一个支持数字信号处理、无线信号处理、视频和图像处理等功能的代码库。 　　 Tensilica   　　Tensilica在Diamond Standard处理器产品线中提供几种 DSP 。新的Diamond 38xVDO视频引擎适用于D1（标准清晰度）分辨率，提供H.264 Main Profile编码、解码或同时编解码，以及VC-1/WMV（Windows媒体视频）9、MPEG-4、MPEG-2解码。Diamond 330HiFi音频处理器具有专用的音频指令，降低了对处理器工作频率的要求。生产厂商已经用Diamond 330HiFi设计出了20余种流行的音频编码器和解码器。Diamond 545CK是Tensilica最快的可授权DSP内核，支持64位的3发射的VLIW（超长指令字），有8个16位MAC(乘累加器)，支持SIMD（单指令多数据）操作。包括212GP和570T在内的其他Diamond Standard处理器包含一个16位MAC，以简化DSP任务。 　　Tensilica的Xtensa处理器是可配置、可扩展和可综合的处理器。设计人员只需要选择和配置该处理器架构中预先定义好的元件，就可以生成性能最优的指令和硬件执行单元。搭配Vectra DSP引擎，Tensilica的Xtensa LX2处理器内核支持宽数据路径和传统的DSP任务。该系统能提供与RTL等同的I/O，通过端口或队列机制直接连接处理器执行单元，旁路掉载入/存储操作。Vectra LX DSP引擎使用支持3发射指令槽的64位指令字，指令槽可用于ALU、MAC和载入/存储操作。 　　 Texas Instruments   　　Texas Instruments的可编程DSP产品线很宽，其TMS320C6000 DSP平台包括高性能的定点和浮点DSP，可用于视频、图像、宽带基础设施和高性能音频应用，而价格最低的 TMS320C6720浮点DSP的单价仅为5.75美元。高性价比、高性能的TMS320C6454 DSP可用于通信基础设施，为用惯了C6416和C6455 DSP的开发人员提供了理想的升级路径。 　　TMS320C5000 DSP平台的特点是低待机功耗和先进的自动电源管理功能，该平台中的TMS320C5506 DSP工作在108MHz、1.2V时的待机功耗仅为0.12 mW。TI还推出了用于Hands Free Kit参考设计的TMS320C54HFK DSP，该DSP针对语音应用进行了优化，可帮助设计工程师实现音频流和语音识别等差异化设计。 　　DaVinci技术的组成部分包括可伸缩、可编程的基于DSP的SOC（片上系统）、软件、开发工具和开发数字视频终端的支持技术。最新的采用DaVinci技术的处理器是TMS320DM643x系列，价格仅有9.95美元，针对汽车视觉、视频监控和视频电话等应用进行了优化。TI最近还发布了针对便携式音视频系统应用的TMS320DM6441，以满足这些应用对电源管理的更高要求。 　　TMS320C2000 DSC （数字信号控制器）平台的处理性能高达150 MIPS，同时将集成的控制外设、C语言的高效率、微控制器的易用性结合起来，可用于数字电源、数字电机控制，以及工业、汽车、医疗、白色家电等应用中的高级传感器控制。TI推出了4款C2000系列的新器件，这些产品和软硬件互相兼容，采用闪存和客户定制的ROM。32位TMS320F280xx系列也增加了4个新型号，其时钟频率可以达到60 MHz，每千片的最低单价只有3.25美元。 　　新的TMS320F28044控制器适用于多通道POL（负载点）应用，例如无线通信和网络基础设施设备、服务器、笔记本电脑和行业专用设备。可编程控制器F28044的32位 DSP 的性能可达100MIPS，可以在多通道POL应用中管理16路DC/DC转换器通道。F28044控制器实现了16通道的的高精度PWM(脉冲宽度调制)技术，每个通道的分辨率为150ps。 　　TI还推出了新的低成本数字电源开发工具包，用于功率因数校正和DC/DC转换器。工具包提供的现成平台能与免费的DPS（数字电源）软件库无缝地协同工作，这个软件库可以为AC/DC、复杂的POL、DC/AC逆变器和不间断电源中的关键功能提供参考软件。 　　3GHz的TMS320TCI6487单芯片基带处理器适用于基站等无线基础设施，可降低GSM（全球移动通信系统）基站的成本，并支持正在兴起的WiMax和 TD-SCDMA。 TCI6487可用于微蜂窝基站和宏基站，包含了3个DSP子系统，每个子系统都有一个1GHz的C64x+ DSP内核。 　　 Xilinx 　　Xilinx公司的产品是PLD和FP GA，该公司的XtremeDSP产品包括一系列面向高性能信号处理的DSP器件，软件开发工具支持Matlab、Simulink和C/C++，还提供开发工具包、无线和视频应用参考设计。XtremeDSP还针对医学成像、军用/航空、移动/无线基站、图像和视频系统进行了优化。 　　Xilinx的DSP器件包括Virtex-4、Virtex-5和Spartan-3系列FPGA，这些器件有640个工作频率达550MHz的18×25 DSP功能块。用于DSP的System Generator和AccelDSP Synthesis套件等软件工具使不熟悉FPGA的开发人员能够更容易地输出他们的算法。除了软件工具，Xilinx也提供参数化DSP算法库，这些算法包括FFT、滤波编译器、FEC（前向纠错）算法和视频编解码器。 Xilinx还通过专门的DSP现场应用工程师小组和热线电话来提供技术支持。

要点 1. DSP设计人员寻求优化TI所称的“三P价值”，即：性能、价格与功耗。 2. ADI设计人员了解其DSP所面向应用的功率包络。 3. Microchip对数字信号处理采用了一种替代方案：数字信号控制器。 4. 未来，可编程ASSP器件为TI的DaVinci这类器件提供了一种替代品，将面向某些市场中的FPGA。 如德州仪器(TI )公司首席研究员GeneFrantz所言，该公司DSP先驱的顿悟始于上世纪70年代末，恰好在TI公司创造性的Speak Spell学习玩具放上零售货架后不久。Frantz回忆那时有个顾客问：“如果你们可以用DSP给玩具加上语音合成，还能用它做别的什么吗？” 当今年TI公司庆祝在DSP市场的30周年时，这个长久以来的问题已经过了无数次的解答。如果没有DSP以及它在音频、图像和多媒体处理方面的推动作用，就不会有“信息娱乐”内容，没有智能手机或平板电脑，没有互联网，也没有APP的生态系统。 TI的“玩具”技术不仅促使公司进入了一个新的业务领域，而且为TI、其竞争对手以及工具供应商的开发建立了舞台，推动DSP技术进入了各种应用与市场。与此同时，传统DSP器件遭遇了各种替代性信号处理平台的竞争，包括有DSP特性的CPU、用微控制器与DSP核心配对使用的数字信号控制器、用于为数字信号处理设计定制的数据路径，甚至创建定制可编程处理器的FPGA，以及最新出现的有大量并行处理的图形处理器，它可以解决数据并行问题。 DSP技术的起源要比Speak Spell玩具早几年。在上世纪70年代初期，科学家们开始采用市售的现成TTL分立逻辑芯片，实现专门的信号处理“引擎”。早期系统相对速度缓慢，占用空间大。TRW公司在1973年发布了第一款实用的并行乘法器，并在两年后增加了位片(bit-slice)ALU。但仅乘法器芯片就要数百美元，唯一能买得起这种产品的客户只有研究实验室、医疗扫描设备制造商及军队。 1978年，American Micro- systems公司推出了第一款专门为DSP设计的单芯片IC：12位的S2811。AMI发明了一种真正创新性电路设计，但其芯片实现时采用了一种激进的“V槽”(V groove)MOS技术，而这种技术从未用于量产的商业产品。 第二年，英特尔公司推出了Intel2920 16位“模拟信号处理器”，起这个名称是因为英特尔要设计一种用于直接替换模拟电路的芯片，包括了板上的A/D和D/A转换器。2920以数字形式处理模拟信号，但它缺少一个并行乘法器；此外，它600ns的周期速度太慢，无法在音频段做出有用的工作，而音频段是第一个大批量DSP芯片的市场。 第一只“真正”单芯片的DSP出现在上世纪80年代初，由贝尔实验室和NEC推出， 市场分析公司Forward Concepts将其定义为并行MAC(乘法器-加法器)电路。贝尔实验室的芯片叫DSP-1，是一种用于ATT与Western Electric设计中的容性器件。NEC的μPD7720是第一种真正量产、在商业市场上发售的单芯片DSP。尽管受制于粗糙的开发工具，NEC的芯片仍然可提供充足的速度，它用一个双周期MAC实现122ns的周期时间，能够在音频段做一些有用的工作。 80年代末，理光公司的HiromitsuYagi为传统的NMOS工艺重新设计了原AMI的S2811芯片。Yagi的工作结果是理光RD28211和AMIS28211。 TI加入游戏 在80年代，TI公司的Ed Caudel设计了后来成为该公司第一款DSP的初始架构。同年，Surendar Magar受雇围绕DSP算法来优化架构。1982年2月，TI在传统的“国际固态电路研讨会”上以一篇《具有数字信号处理能力的一种微计算机》(参考文献1)的论文将设计结果公诸于世。1982年4月，Caudel在巴黎召开的“音频、语音与信号处理国际研讨会”上宣布了最终产品—TMS32010。 推出Speak Spell后(图1)，TI公司继续为各种行业开发DSP器件，但业务的关键以及对市场增长起决定性作用的，还是围绕处理器所出现的生态系统。业界最早的DSP工程师之一Frantz说：“TI成为第一家拥有一款复杂的信号处理芯片的公司，也理解到器件本身并非产品，产品是器件加支持加开发环境加一条器件热线。我们为客户创造了一个产品，使他们可以将其用在自己的产品中。” 在早期年代，TI的DSP热线是为客户提供帮助的一个重要来源，尤其是很多情况下，回答电话问题的人正是被咨询器件的架构师。Frantz说：“TI有一些非常大的客户，我们接到这些大客户从不同地区打来的电话，有六到七个不同区号。我们发现自己比他们还清楚他们公司在做什么东西。我们尽自己所能帮助他们发展。” 也有很多来自小型新兴公司的电话，咨询着相同的问题，而TI早在业内成员顺应趋势做出选择以前， 就看到了正在形成的市场。Frantz指出，这以后几年间，公司发明了下一代信号处理器，做出了客户想要获得的“疯狂”东西。 在此过程中，TI一直牢记“三P价值”，即：性能(performance)、价格(pr ice)以及功耗(power di s -sipation)。Frantz说：“大多数人并不明白功耗是多么重要，但我们自60年代中期就一直致力于小功率器件技术，当时已经发明了计算器。” 初期，TI开始了它的第三方计划，鼓励有DSP专业能力的小型公司去“填充”TI无法照顾到的“空白”。Frantz将计划描述为一个“价值网”，所有参与者都可以通过它获得收益，同时扩展了现有的客户支持网络。 Fernando Mujica是TI系统架构实验室主任，是分析嵌入式处理方面的专家，他从Frantz这些DSP先锋手中接过了接力棒。Mujica说：“过去30年来，我们生活中的方方面面几乎都受到了DSP的影响。现在，我们正看到DSP开始做嵌入分析工作，这是需要最高程度可编程性的一个不断增长和发展的领域。现在，信号调整与压缩技术都实现为硬编码的加速器，并与DSP整合在现代的嵌入式处理器中。” 今天的DSP和其它嵌入式处理器承担了以往需要人工干预的工作。相关例子是拓展了汽车安全功能的范围，包括偏离车道警告和主动巡航控制等，这些已出现在高档汽车中。这些系统已超出了便利功能范畴，它们会向驾驶者提出警告，乃至在紧急情况下做刹车或转向操作。 Mujica表示：“在不久的将来，嵌入分析解决方案将使自动化驾驶成为一种现实(图2)。机器人是另外一个即将出现革命性变化的领域，因为嵌入式处理器的性能在增长，它们已能完成复杂的分析任务。” 如要了解DSP如何整合到很多TI提供的方案中，可以看一下该公司基于KeyStone的高性能多核处理器、单核处理器，以及OMAP处理器(参考文献2、3和4)。 《电子设计技术》网站版权所有，谢绝转载 小功率创新者 TI不是唯一一家在“三P价值”上推动DSP技术发展的公司。ADI公司以2001年开发的定点Blackfin处理器和90年代中期的浮点Sharc处理器，坚定不移地改进着功率/性能比。 随着对处理精度的需求越来越高，设计者不断地面临着解决功率预算需求的难题。ADI公司处理器营销总监Colin Duggan以及Blackfin产品经理Richard Murphy表示，ADI公司专注于现有功率的高效利用，从而获得越来越紧凑的设计，可确保有更好的系统便携性，占据最少空间，使得总体运行成本较低。他们指出，低功耗通常发热低，有助于获得更高的系统可靠性，减少了系统级与空间级的冷却，从而节省了相关的功率、空间和成本。 对于电池供电设备，较低功率的处理器能延长系统电池的寿命和充电间隔，有助于减小系统尺寸和重量，保证了便携能力。处理器功耗的下降也让设计者可以使用较小的电池，最大限度地节省了功耗与空间。 刚刚发布的BF60x高性能系列以及前代Blackfin中都采用了DPM(动态电源管理)，开发人员可以将处理器功耗与程序执行时的处理需求相匹配(图3)。20 01年10月，ADI率先将DPM应用于首款发布的Blackfin处理器中。小功率处理器延长了系统电池的寿命，有助于减小系统体积与重量。 Blackfin处理器中采用的其它设计技术包括：可编程电压以及频率缩放；时钟周期分辨率的动态时钟门控；多电源域，支持深度睡眠与冬眠模式；高代码密度，尽量减少了激活总线的能量；采用混合阈值电压晶体管，获得了最佳性能与功率效率；一个最高能效的全定制处理器核心；审慎采用硬件加速器；以及支持亚稳态SDRAM，使板级功耗降至最低。 在浮点方面，ADI仍牢记低功耗技术，设计出了最新的Sharc 2147x。该处理器有5Mbit片上内存，设计者可以将功率存储起来，以备扩展将数据移动到外存和其它处理器。该系列的集成内存与并行处理特性能够提高性能，确保算法和程序执行得更快，从而得到了净功耗下降的好处。 两两比较(均在的典型功耗)有助于ADI做出方案。在Sharc系列中，ADSP-21261在150MHz时功耗为900mW，200MHz时为1.2W；与之相比，最新的ADSP-2147x系列在150MHz时功耗180mW，在266MHz时功耗363mW。在Blackfin系列中，BF527在600MHz时的核心功耗为205mW，待机功耗为10mW，而冬眠模式耗电大约为40μA；最新的BF592在300MHz时提供88mW的动态功耗，待机功耗不到1mW，冬眠耗电为20μA。该公司最高性能的Blackfin BF609有两个500MHz核心，在1GHz时耗电400mW。 Duggan和Murphy指出，ADI的节电特性提供了灵活的控制，更新的工艺尺度有更高的功率效率。他们补充说，该公司的设计者都了解其DSP所要满足的应用的功率包络。 ADI的目标是，尽可能在应用的一个特定功率包络中获得最高的性能。用户可编程PLL，可调降自身系统时钟的外设，以及当某些外设不工作时关闭任何时钟域的能力等，都可以节能。其它节能方案包括：采用高效的总线架构，尽量增加设计中采用高阈值电压晶体管的百分比(一般为93%)，以及使用PVP(流水线视觉处理器)做为加速器。 Microchip的DSC Microchip Technology公司的数字信号处理采用了另一种方案：DSC(数字信号控制器)。第一款芯片是用一个DSP与一只8位微控制器配对。然后，Microchip的工程师在一个PIC微控制器中集成了一个DSP核心，这就是2002年面世的16位dsPIC(参考文献5)。 可缩放的dsPIC解决方案提供了专利的微控制器式中断处理，可用于实时控制，据Microchip称，用DSP做实时控制一直面临着挑战(图4)。DSC核心采用一种修改过的Harvard总线架构，有16位宽的数据路径和24位宽的指令路径；广泛寻址模式；一个16×16位的通用寄存器集；一个灵活的软件栈；单周期16×16乘法功能；带双端口SRAM的DMAC(直接内存访问控制)；以及八个外设通道。 DSC的运行速度从30MIPS到70MIPS，用于数字电源、照明、电机控制、语音、生物计量、传感器处理以及简单滤波器等市场。芯片包含了用于语音处理的DAC、电机控制PWM、快速ADC，以及专门用于SMPS(开关电源)应用的ADC。Microchip公司称这些器件具有高运放集成度，提供了微控制器般的“观感”，设计者无需学习DSP设计或软件就可以使用。 Microchip鼓励从dsPIC到PIC24微控制器的无缝迁移，两者的代码与引脚兼容。同样免费的MPLABX集成开发环境可用于Microchip的8位、16位与32位微控制器及其DSC。该公司称其战略是为工程师们提供简单的解决方案，使应用开发人员(如数字电源)能够方便地使用模拟友好的高度集成dsPIC。 《电子设计技术》网站版权所有，谢绝转载 转向FPGA 从传统DSP转向基于FPGA的DSP硬件，这个过程会涉及一组新的设计技巧，以及对硬件的新理解。对于刚开始使用FPGA或DSP的开发人员，这种转换可能是一个相当大的任务，它增加了设计日程的风险。高级经理Tom Hill为Xilinx编写过一份白皮书《Xilinx DSP设计平台：简化FPGA在DSP中的使用》(参考文献6)，其中给出了Xilinx的DSP开发套件设计思想，以简化FPGA的采用，算法与硬件开发人员在用Xilinx器件开发DSP应用时，能快速地进入状态。 Hill指出，在90年代时，Xilinx设计了用于DSP处理的4000 系列FPGA。客户很快发现，他们可以用FPGA建立数字滤波器。大约1999年，时任Xilinx现场应用工程师的Bruce Newgard认为公司有一个很大的机会，但管理层需要一些有说服力的东西，才同意在Xilinx内部成立一个DSP部门。 2005年，Xilinx打造完成了一个DSP战略，即与TI和MathWorks合作，为算法开发与设计实现引入FPGA/DSP协处理平台和紧密集成的工具流。同一年，Forward Concepts估计，基于FPGA DSP解决方案的性能与灵活性可以应付20亿美元的高性能DSP市场。Xilinx初期的目标市场是高增长的数字通信、MVI(多媒体、视频与影像)，以及防务系统。这些领域加起来，要占到80%以上的高性能DSP市场份额。 Xilinx与MathWorks合作开发了SystemGenerator，这是业界第一个针对Xilinx FPGA的DSP插件。今天，SystemGenerator for DSP是采用FPGA做高性能DSP系统设计的一款领先高级工具。 Xilinx 称， 使用System Generator，没什么FPGA设计经验的开发人员也可以快速地通过算法FPGA实现量产质量的DSP，所花时间只有传统RTL开发的几分之一。工具提供了系统建模以及从MathWorks Simulink的自动代码生成，并集成了RTL、嵌入、IP、Matlab，以及一个DSP系统的硬件。System Generator for DSP是XilinxDSP目标设计平台(Targeted DesignPlatform)的一个关键部分。 Xilinx已转换了自己的业务模型，从水平的FPGA供应商，变成为垂直的应用促进商，在不同的细分市场都有自己的业务。下一阶段是由工具、IP、硅片和套件组成的面向算法的平台。 Xilinx基于FPGA的DSP平台现在可与真实世界的信号相连接，并有与高速数据转换器的接口。数据会以极高速率采样，然后下变频，以简化DSP硬件实现。Hill指出，FPGA通常用于处理接口和下变频的系统，但40%的情况下会与DSP器件一起使用。 一些用户对于使用基于FPGA的DSP存在着一些疑问，如技术的易用性以及设计流程的障碍等，因此在2011年1月，Xilinx买下了AutoESL。双方结合，就是2012年1月的XilinxAutoESL，它使设计者能更容易地快速用FPGA实现DSP系统，并提供了向下一代AutoESL技术的一种更平滑转换，这就是Vivado High-Level Synthesis 2012.2(参考文献7)。随着Vivado设计套件的推出，VivadoHigh-Level Synthesis(高级综合)能够让开发人员将C、C++和System C直接应用于FPGA，而不需要手动创建RTL，从而加快了设计实现。 Hill指出，今天，如果你能用一只DSP做设计，客户就会使用一只DSP；如果设计要求采用两片或三片DSP，则FPGA就极有竞争力。对于高负荷的滤波，FPGA具有优势。FPGA能完成无线、雷达与军用声纳对抗中的上/下变频和数字预校正。医疗影像是另外一个重要领域，如有些CT扫描与拥有256个以上传感器的超声设备。 3 月份，Xilinx 推出了Zynq -7000，宣称在一只器件上集成了“全部可编程的”SoC，它提供ASIC式的性能与功耗、FPGA的灵活性，以及微处理器的编程简便性(图5)。Zynq-7000生态系统包括硬件与软件开发工具，以及操作系统。 Hill预测说，未来FPGA将是可编程ASSP的基础，后者在某些市场领域上将替代TI公司DaVinci数字多媒体处理器这类器件。 不承认支持DSP算法与架构开发的工具供应商，就无从谈起DSP的历史。要了解这些公司的角色(如技术演化中的MathWorks公司与Synopsys公司)，获得DSP分析家对该行业过去、现在和未来的观点，请登录www.edn.com/4394792阅读全文。 《电子设计技术》网站版权所有，谢绝转载