标签: pci9052

最近的一个板子用了PCI9052，local端接到了CPLD上，没有给local时钟。cpld的下行接了一片AD，用于采集AD数据。 原来的设计中都是采用外部等待方式，连接local时钟。这次遇到这种新情况，一下子不知道怎么处理了。查到的资料如下： 1、 http://tech.c114.net/174/a593288.html 异步操作：PCI9052的局部总线与PCI总线的时钟相互独立运行，两总线的异步运行便于高、低速设备的兼容。局部总线的运行时钟频率范围为0～40MHz，TTL电平，PCI的运行时钟频率范围为0～33MHz。 局部总线等待状态：插入LRDY#(局部准备好输入信号)握手信号能产生几个等待状态，PCI9052也有一个内部等待状态产生器(R/W地址到数据，R/W数据到数据，和R/W数据到地址)。 2、 http://dmch3.blog.163.com/blog/static/2774359220083148292651/ 读/写选通延迟和写周期保持：读和写（RD#和WR#）信号能被从此周期的开始时延迟来支持早期遗留的接口（如ISA）。 局部总线等待状态：插入LRDY#（局部准备好输入信号）握手信号能产生几个等待状态，PCI9052也有一个内部等待状态产生器（R/W地址到数据，R/W数据到数据，和R/W数据到地址）。 还有其他的一些文章，感觉说的不够详细，只能找来万能的英文数据手册来啃一啃了。 看完手册和手册中的时序图得到的自己的理解： 内部等待就是，采用内部延迟的方式，在写操作时，给出数据一段时间后再给出写是能信号； 在读操作时，给出地址和读使能等控制信号后，延迟一定时间后再从数据总线采样读数据。