tag 标签: 下拉

相关博文
  • 热度 42
    2013-9-10 16:40
    4278 次阅读|
    15 个评论
         USB有 “主设备” 和 “从设备” 之分。 “主设备” 通常写为 “USB HOST”或“USB OTG” ,而“从设备”一般写为“USB DEVICE” 。STM32F103系列的芯片只能做“USB DEVICE” ,STM32F105和STM32F107系列才可以做“USB OTG” 。         USB信号是差分信号, 信号线为D、 D-。  在USB HOST端,  D+、 D-各接一个15kohm的下拉电阻。          而在USB DEVICE端,这时就有高速低速设备的区别了。USB1.0、1.1、2.0协议中 都有定义高低速设备以满足不同情况的需求,这些在硬件上的区别就是: 高速设备:D+ 接一个1.5K的上拉电阻,D-不接; 低速设备则相反:这就是为什么板上的USB接口的D+上接一个1.5K的上拉电阻到3.3V的原因。    这样当USB DEVICE插入到USB HOST中时,如果是高速设备,则D+被拉高,D-不 变;低速设备则与之相反。这个上拉过程需要大概2.5us的时间,USB HOST在这个时间 内便检测到了该信号,即可判断有USB DEVICE plug in,和该device的类型,然后开始通讯、枚举等。 所以,USB协议虽然非常复杂,一般人不太好掌握,但USB硬件却是非常简单的:如果是USB HOST,例如PC机,那么在USB接口的D+、D-差分线上都接一个15K电阻到地就可以了;如果是USB DEVICE,例如我们的STM32开发板,那么在USB接口的D+接一个1.5K的上拉电阻到3.3V就可以。          另外,在高速USB传输时,需要考虑信号的完整性问题,即阻抗匹配。 阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了。反之则在传输中有能量损失。下图中的 R55、R56的22欧姆电阻是阻抗匹配电阻。 Buddy Remark: 了解了以上原理,在编程的时候才知道来弄去脉。
相关资源
  • 所需E币: 4
    时间: 2019-12-24 23:44
    大小: 256.12KB
    上传者: 238112554_qq
    DS2480B是带有UART主机接口的1-Wire主机(驱动器)。该驱动器专门为电源传输进行优化,并支持嵌入式应用中的高速模式。DS2480B的特性之一在于其具有伸缩速率模式,允许设计者以标准速度配置1-Wire时序。本应用笔记阐述了如何确定最佳时序配置以及如何用Windows®软件将设置参数写入芯片。文章还将DS2480B与上拉电阻的驱动强度进行比较,详细描述见应用笔记3829。附录一描述了如何确定最佳的配置参数。附录二则给出了估算DS2480B可以驱动的从器件数目的算法,这取决于主机电气特性以及网络电缆的容性负载。附录三讨论了网络过载的条件。DS2480B1-Wire时序的理解及配置BernhardLinke,首席技术专家Jan15,2008摘要:DS2480B是带有UART主机接口的1-Wire主机(驱动器)。该驱动器专门为电源传输进行优化,并支持嵌入式应用中的高速模式。DS2480B的特性之一在于其具有伸缩速率模式,允许设计者以标准速度配置1-Wire时序。本应用笔记阐述了如何确定最佳时序配置以及如何用Windows软件将设置参数写入芯片。文章还将DS2480B与上拉电阻的驱动强度进行比较,详细描述见应用笔记3829。附录一描述了如何确定最佳的配置参数。附录二则给出了估算DS2480B可以驱动的从器件数目的算法,这取决于主机电气特性以及网络电缆的容性负载。附录三讨论了网络过载的条件。引言DS2480B是带UART主机接口的1-Wire主机(驱动器)。该器件针对电源传输进行优化并支持嵌入式应用的高速模式,可以将主机从生成严格定时的1-Wire波形这一任务中解脱出来。本文讨论了DS2480B的可配置性和性能。关于软件开发(包括流程图、伪代码以及'C'语言的实现)指南请参见应用笔记192:"DS2480B串行接口1-Wire线驱动器的使用"。DS2480B采用有源电路,缩短了时隙结束时的恢复时间。图1给出了1-Wire驱动器部分的简化电路图。图1.DS2480B1-Wire驱动器的简化电路当1-Wire总线处于空闲状态时,DS2480B驱动器通过一个受控电流源提供上拉。该电流源可被关闭(下拉期间),可提供弱上拉电流(下拉及空闲时IWEAKPU),或者提供一个有源上拉(上升沿时IACTPU)。下拉电路(Q1)的压摆率可以通过软件调整。Q2表示需要大电流的1-Wire从器件功能(如EEPROM编程或温度转换……
  • 所需E币: 3
    时间: 2020-1-15 11:27
    大小: 29.5KB
    上传者: wsu_w_hotmail.com
    上拉电阻下拉电阻上拉电阻下拉电阻的总结上拉电阻:[52RD.com]1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。[52RD.com]2、OC门电路必须加上拉电阻,才能使用。[52RD.com]3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。[52RD.com]4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。[52RD.com]5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。[52RD.com]6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。[52RD.com]7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。[52RD.com]上拉电阻阻值的选择原则包括:[52RD.com]1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。[52RD.com]2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。[52RD.com]3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑[52RD.com]以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理[52RD.com]对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:[52RD.com]1.驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。[52RD.com]2.下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向……
  • 所需E币: 5
    时间: 2020-1-15 12:52
    大小: 33KB
    上传者: quw431979_163.com
    rrr上拉电阻下拉电阻的总结上拉电阻下拉电阻的总结上拉电阻:[52RD.com]1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。[52RD.com]2、OC门电路必须加上拉电阻,才能使用。[52RD.com]3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。[52RD.com]4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。[52RD.com]5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。[52RD.com]6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。[52RD.com]7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。[52RD.com]上拉电阻阻值的选择原则包括:[52RD.com]1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。[52RD.com]2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。[52RD.com]3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑[52RD.com]以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理[52RD.com]对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:[52RD.com]1.驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。[52RD.com]2.下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下……