标签: 双目

      接上一篇。             这一篇介绍FPGA驱动单个AD7980的开发过程，驱动多个AD7980的级联模式可以查阅后面的帖子。单个AD7980的驱动时序图如下：   1、确定SCLK频率的上限。上图中SCK的周期为Tsck，查数据手册得知在3.3V为12nS，对应频率的上限为80多M。为了方便开发，直接将FPGA开发板上的48M时钟，经过PLL直接输出C0为10M，周期为100nS，远大于12nS； 2、SDI引脚直接接FPGA引脚，置高电平1。 3、确定状态机为三个状态，分别是AD7980_IDLE、AD7980_CONVERSION和AD7980_AQUISITION。这三个状态分别对应上图中的第3个波形，3个状态的命名也是按照上图来命名的。AD7980_IDLE状态，芯片处于等待状态；AD7980_CONVERSION状态，需要使能AD7980_CNV=1，启动ADC转换；AD7980_AQUISITION状态，使能AD7980_CNV=1，同时输出确定的16个时钟信号AD7980_SCK，同时在AD7980_SCK下降沿将AD7980_SDO串行输出采集进来。 4、3个状态的转换如下： parameter AD7980_IDLE                 =3'b001; parameter AD7980_CONVERSION =3'b010; parameter AD7980_AQUISITION    =3'b100; case(nstate)    AD7980_IDLE:         输出控制；         if (AD7980_EN)               nstate= AD7980_CONVERSION;         else               nstate= AD7980_IDLE;         end     AD7980_CONVERSION:          begin              输出控制；              conversion_count=conversion_count + 1'b1;              if(conversion_count==4'd10)                   nstate= AD7980_AQUISITION;              else                   nstate= AD7980_CONVERSION;             end     AD7980_AQUISITION:           begin                输出控制；                if(aqusition_count==7'd0)                begin                     AD7980_SCK=1'b0;                end                else if (aqusition_count==7'd33)                       nstate= AD7980_IDLE;                else                     输出控制； SIGNALTAP II捕获的波形如下：   正在更新，，，，，   淘宝店铺：http://liangziusb.taobao.com  良子.2016年 承接USB开发工程   QQ：1345482533

     USB2.0开发板已经调试完毕了，板子上的各个芯片都编写了测试例程，例程有10个左右，和之前的USB2.0开发板例程差不多。除了上一篇介绍的配套的双摄像头子板，另外还设计了MT9M001的单摄像头子板及多种数据采集用的子板。第一款ADC数据采集板是8通道、16位的AD7606，第二款单通道16位，SPI总线的AD7890，，，。      这篇文章先描述AD7980的开发，其它的ADC芯片可以查阅后面的帖子。AD7980芯片一般性说明如下：        AD7980是一款16位、逐次逼近型模数转换器(ADC)，采用单电源(VDD)供电。它内置一个低功耗、高速、16位采样ADC和一个多功能串行SPI总线接口。在CNV上升沿，该器件对IN+与IN-之间的模拟输入电压差进行采样，范围从0 V至REF。基准电压(REF)由外部提供，并且可以独立于电源电压(VDD)。SPI兼容串行接口还能够利用SDI输入，将几个ADC以菊花链形式连接到一条三线式总线上，并提供可选的繁忙指示。采用独立电源VIO时，它与1.8V、2.5V、3V和5V逻辑兼容。       基于芯片的数据手册及评估板原理图，设计了如下的原理图：       AD7980需要三个工作电压，一个是VDD1=2.5V，一个是VIO=3.3V，好与FPGA芯片直接对接，第三个是参考电压VREF=5V，参考电压原理图如下：       原理图中还有一部分，就是SPI总线与FPGA相连的部分，比较简单，这里就不做介绍了。 接下一篇文章，，，，，   淘宝店铺：http://liangziusb.taobao.com  良子.2016年 承接USB开发工程   QQ：1345482533

     近日在设计双摄像头的开发板，已经接近结束。这块电路板的结构还是采用FPGA+SDRAM+USB2.0的，没有太大的变化，因为这种电路结构是最优的，非常适合做数据采集和图像采集之用。之前的USB2.0开发板，都是用的两片SDRAM，满足做乒乓操作的需求；现在的这块开发板，只用了一片SDRAM，同样也可以完成乒乓操作，因此硬件上更简洁、合理。 电路板的大小，与一张身份证的大小相同，85.6mm X 54.0mm，如下图，      加工好的电路板如下，     目前为这块板子配套了两个模块，一个是数据采集模块AD7606，是8通道的16位数据采集模块，另一个是双摄像头的视频采集模块，像素是130W的MT9M001。双摄像头的模块如下，     最后要说明的是：这块板子的FPGA用的是EP4CE10，ALTERA公司的，同样功能的FPGA，还有XILINX公司的SPARTAN 6，硬件也已经完成，目前正在移植配套的例程。关于SPARTAN 6版本的USB2.0开发板，可以查看其它的文章。 淘宝店铺：http://liangziusb.taobao.com  良子.2016年 承接USB开发工程   QQ：1345482533

       前面介绍了底板（数据传输板）的硬件结构，这一次介绍底板相配套的例程。底板的介绍如下： http://bbs.ednchina.com/BLOG_ARTICLE_3032682.HTM 例程肯定是围绕相应的硬件开发的，用来验证这部分硬件工作是否正常设计的。底板上主要的芯片有FPGA+SDRAM+USB2.0，程序主要就是测试这三个硬件的。由于内容和之前的板子有重复，所以重复的内容就不再复述了，用户可以查看之前的帖子。        例程1：测试FPGA+USB2.0芯片的，FPGA产生递增的数据，写进USB2.0芯片，再上传到电脑。电脑采集电路板发过来的数据，保存成一个文本文件，通过查看这个文件，可以确认FPGA+USB2.0功能是否正常，当然，也验证了这两个芯片焊接的情况。       例程2：这个例程是在例程1的基础上，在FPGA中先加入一个FIFO，比如说4K大小，FPGA产生递增的数据，先写进FIFO。当FIFO写入2K数据后，将数据从FIFO中读出，再写进USB2芯片。上位机同样保存数据成文件，验证数据是否正确。       例程3：这个例程是在例程2的基础上，在数据传输环节加入了SDRAM，简单说是 FPGA产生递增数据---FIFO----SDRAM----USB2芯片。上位机同样保存数据成文件，验证数据是否正确。这个例程三个芯片都测试过了，并且也有一定的实际应用意义，用户可以用这个例程完成数据采集，或者图像采集，完全没有问题。       例程4：前面三个例程都是单向数据传输的，数据从电路板传向电脑，对电脑来讲是采集数据。第4个例程是双向数据传输，上位机先发送2K的数据到USB2芯片，FPGA再从USB2芯片读出2K数据，保存在FPGA中的FIFO中。当FPGA将2K数据从USB2芯片读完后，再将这2K数据从FIFO中取出，写进USB2芯片，上传数据至电脑。       例程5：这个例程是在例程4的基础上，增加了SDARM，具体是电脑发送2K数据 ---USB2芯片 ---FIFO ---SDRAM ---FIFO ---USB2芯片 ---上位机保存数据。      上面5个例程全面测试了FPGA+SDRAM+USB2.0芯片，并且俱有一定的实际意义。当然，配上ADC子板及双摄像头子板后，还会编写对应的例程。     淘宝店铺： http://liangziusb.taobao.com 良子.2016年    承接USB开发工程  QQ：1345482533

       双摄像头的开发板即将开发完成，年前将上架公开发售。电路结构还是采用底板+子板的形式，方便用户更换不同的摄像头子板。底板没有太大的变化，还是采用FPGA+SDRAM+USB2的结构，定义为数据传输之用，负责驱动摄像头，采集、缓存图像数据，上传图像数据至电脑；摄像头子板暂时用的还是130万像素的MT9M001，年后会增加几款其它型号的摄像头。         底板已经测试完成，配套的例程已经编写完毕。底板上主要有三个大的芯片，分别是FPGA+SDRAM+USB2.0。FPGA芯片型号为EP4CE10F17，BGA256封装，容量足够；SDRAM只有一片，容量为32MB，用做图像的缓存已经足够；USB2芯片还是CY7C68013A，没有变化。电路板的大小定义为信用卡大小，长度为85.6mm，宽度为54mm，PCB设计如下图：         成品电路板如下：        底板的特点是十分小巧，只有身份证大小；两排40针的FPGA通用IO，共计80个（含有电源和地），足够驱动任意的并口摄像头，当然，也可以做数据采集之用 （插上ADC数据采集子板，正在设计中），，，，        淘宝店铺： http://liangziusb.taobao.com 良子.2016年    承接USB开发工程  QQ：1345482533