标签: 全局快门像素

传统上，全局快门像素技术主要用于CCD图像传感器。由于CMOS图像传感器的不断普及，且由于机器视觉、电影制作、工业、汽车和扫描应用要求必须以高图像品质捕捉快速移动的物体，图像传感器供应商Aptina公司已经致力于克服在CMOS图像传感器上使用全局快门像素技术的相关传统障碍。在这种努力下，所提供的全局快门像素技术具有更小的像素尺寸、更大的填充系数、更高的GSE、更低的暗电流和更低的噪声，使得CMOS图像传感器在更多应用中成为CCD传感器的可行替代方案。 卷帘式快门技术概述 卷帘式快门也称为焦平面快门(focal-plane shutter)，利用行复位和行读出(reset and readout)两个扫描来控制曝光时间。实现行复位的快门脉冲在行读出之前将某一行像素复位(如图1所示)。快门和读出脉冲的时间间隔决定了曝光时间。然而，在使用卷帘式快门传感器时，因为不同行的曝光是在不同时点进行的，因而拍摄快速移动物体的静态影像时会产生失真，这使得卷帘式快门不适合条形码读出、机器视觉或自动检验系统等应用，因为这些应用要求对快速移动物体进行成像。 图1，典型的卷帘式快门工作原理 人们经常在使用某些胶片摄影机以及CMOS数码相机和摄像机时发现，其中的卷帘式快门无法在单一时间点记录整个画面，而是通过垂直或水平扫描整个画面来捕获连续的像素条。卷帘式快门的优点是图像传感器可以在拍摄期间连续收集光子，这样增强了光感度。然而在运动或闪光等极端条件下成像时，卷帘式快门有明显的缺点：即快速移动物体或闪光带来的失真，比如模糊(smear)、扭曲、晃动和局部曝光。 在过去一段时间里，人们一直在探索如何从卷帘式快门转变到全局快门。但CMOS图像传感器供应商发现增加额外的存储单元将会牺牲太多的光敏(电二极管)区域，对量子效率产生负面影响。而且，出于对当时的半导体工艺技术、应用层面的要求、市场需求、成本和其它因素的考量，无法断定其产品可行性而未能有所进展。 全局快门技术概述 CCD图像传感器需要模拟存储器来进行工作，自然可以使用全局快门技术，因此采用全局快门技术的CCD相机及摄像机已相当普遍。全局快门通过同时捕获整个画面的图像来消除卷帘式快门伪像(如图2所示)。 图2，典型的全局快门工作原理。 然而，对于CMOS图像传感器来说，全局快门实施方案的主要缺点是需要增加像素级存储器，对于某些应用，这使其成为比较昂贵的方案选择(如图3和图4所示)。 图3，卷帘式快门像素。 图4，全局快门像素。 以往全局快门技术的其它缺点还包括低填充-系数，这导致了量子效率的降低。为了补偿这一影响，全局快门像素的尺寸通常比卷帘式快门像素的尺寸大。 另一个重要问题就是存储节点的暗电流。暗电流指的是即便像素处于完全黑暗状态时像素中产生的微小电流。典型的暗电流产生区域包括PN结的耗尽区和硅片表面。暗电流是像素噪声的主要来源之一，并且在全局快门像素中比在卷帘式快门像素中更为严重。 《电子设计技术》网站版权所有，谢绝转载 最后，要注意到在背照式(backside illumination，BSI)像素技术中实施全局快门的问题。因为在光路中既没有金属层也没有晶体管，BSI像素量子效率高于其前照式(front side illumination，FSI)对应方案。然而，也正是因为没有金属层给BSI全局快门技术带来了显著的缺点。由于缺乏金属层来保护存储节点避免曝光，全局快门效率(global shutter efficiency，GSE)通常会降低。一个可能的解决方案就是在背面沉积金属，但采用此方法的问题是所产生的堆叠高度变高，以致杂散光仍然可以干扰储存在这里的信号。尽管业界仍在探索，但这一直是一个未解的问题。 在没有电子全局快门的情况下，可以使用机械快门。然而，采用机械快门不仅增加了系统成本，而且几乎难以在移动产品中实施。另一个可选的方案就是使用伪像的数字校正；不过，这个方法将会增加功耗、成本，并可能引入重建伪像。 采用全局快门技术的CMOS图像传感器 在2000年~2001年，对于CMOS图像传感器供应商来说，全局快门技术提供的显著优势变得清晰，但需要仔细考虑实施方案。最流行的方法就是“像素存储器(Memory-in-pixel，MIP)”，除了光电二极管和读出电路之外，其中的每个像素包含了额外的存储单元来临时储存生光(photo-generated)电荷。 在此方案中，传感器在每一行同时启动曝光。在曝光结束时，光生电荷全部从光电二极管传输到像素级存储器，然后通过读出扫描来逐行读出。本质上，额外的像素级存储器允许在每个像素上完成光生电荷累积和读出操作，因此无需卷帘式快门脉冲。这个方法类似于行间转移型CCD(Interline-Transfer CCD，IT-CCD)，如图5所示，行缓冲区紧邻像素阵列的每一列，发挥与像素内存储器相同的功能。因为每一行曝光开始于同一瞬间，在此方法中不会出现卷帘式快门伪像。由此更进一步，通过对电荷累积和读出进行流水线操作，可在完成当前的读出操作后启动下一次曝光，从而实现极高的帧率。 图5，行间转移型CCD (Interline-Transfer CCD，IT-CCD)。 填充系数和量子效率 在全局快门像素技术中，增加存储节点导致其填充因数始终小于卷帘式快门的相应方案。为缓解量子效率的降低，这样的存储单元必须占据尽可能小的面积。另一方面，它的电荷存储容量必须足够大，以便保存从光电二级管传输过来的所有电荷。 全局快门效率 全局快门效率是全局快门像素技术的一个重要品质参数，用于衡量存储节点中储存的信号电荷抗干扰能力。干扰可能来自多方面，例如，因为存在光衍射和散射机制，实际上入射光永远不会100%聚焦在光电二极管上，有些可能落到存储节点上。 暗电流 采用卷帘式快门像素技术，电荷会累积并储存在低暗电流的表面固定(surface-pinned)光电二极管中，直至读出像素。与此相反，全局快门像素技术必须将累积电荷储存在通常硅片中实现的存储节点中，2003年Krymski和Tu2的研究表明，像素的浮动扩散区被用作存储节点。类似于一个3-T像素结构，即使像素处于完全黑暗之中，也存在与表面相关的大漏电流。而且，事实上浮动扩散区必须是高浓度掺杂结，这导致了大PN结漏电流，其充当了另一个暗电流来源。这些非常不受欢迎的暗电流影响了储存在存储节点中的信号。为了缓减该现象，必须开发一种工艺来钝化或隔离存储节点表面。 为了替代使用浮动扩散作为存储单元，Aptina已经在像素中利用了表面固定存储节点来应对暗电流挑战。在其最新的全局快门传感器MT9M031中，存储节点使用自相关双取样技术，将读出噪声减少到四个电子，获得了出色的低光照下的性能。通过使用在贴近存储节点的防反射金属遮光罩，结合仔细的掺杂和位能曲线设计技术，可以获得高GSE，光电二极管和存储节点的电荷储存容量也得到有效平衡；而且，结合使用双向共享像素架构，可以最大限度地减小存储节点对填充系数和QE的影响。所有这些设计创新的结合造就MT9M031中的3.75微米全局快门像素，该产品能够实现高性能并消除卷帘式快门伪像。 《电子设计技术》网站版权所有，谢绝转载