标签: sar

一般情况下SAR和Delta Sigma ADC之间的采样率和分辨率会存在一定重合，但Delta Sigma ADC具有更大范围的分辨率选项。 ADC采样系统是一种将连续模拟信号转换为数字信号的装置。其工作原理是通过采样电路对连续模拟信号进行抽样，将抽样数据转换为数字信号，再经过数字处理后输出，以实现高精度的信号采集和处理。高精度ADC采样系统在仪器仪表、通信系统、自动化控制、医疗设备以及科学研究等领域具有重要作用。 设计高精度ADC采样系统时需考虑多个因素，包括选择合适的ADC类型、优化信号处理路径、确保良好的电源管理、实施恰当的滤波策略以及布局和接地策略的精心设计。特别地，选择合适的ADC对整个系统的性能有着至关重要的影响。例如，逐次逼近型ADC（SAR）以其高速、低功耗的特点，尤其适合于中低速、高分辨率的应用；而Delta-Sigma类型的ADC擅长处理低频或直流信号，能够提供非常高的分辨率。

SAR ADC 的驱动电路设计存在多个难点，处理不当将导致 ADC 输出码值跳动范围巨大。上周接触到的一个案例就是这样，与工程师检视完原理图，发现工程师是一款仪表放大器直接驱动 16bit 1.5M SAR ADC ，并且模拟电路由 DCDC 直接供电。查阅相应数据手册，开玩笑道“ SAR ADC 驱动的三个坑全占了”！本篇将详细讨论驱动 RC 的用途与设计方法，同时提供便捷化设计工具，并结合 LTspice 进行仿真。 SAR ADC 模型与驱动原理 SAR 型 ADC 输入端电路如图 4.26(a) ，在采集阶段 SAR 型 ADC 的开关 SW+,SW- 连接到地（ GND ），独立电容开关矩阵连接到输入端 , 捕捉 INx+ 与 INx- 输入端模拟信号。采集完成进入转换阶段时，开关 SW+ 、 SW- 断开，独立电容开关矩阵连接到地输入， INx+ 与 INx- 输入间差分电压施加到比较器输入端，导致比较器不平衡，按照二级制加权电压变化实现数字转化。 图 4.26SAR 型 ADC 输入电路及模型 简化的 SAR 型 ADC 模型如图 4.26 （ b ），当开关 S1 闭合 S2 断开，输入信号 Vin 向电容 CADC 充电，电容电压 VADC 到达输入信号 Vin 电压时采样结束，进入转换阶段。 图 4.27SAR 型 ADC 驱动电路 VADC 波形如图 4.28 （ a ）。因此需要驱动电路使电容 CADC 尽快充电，驱动电路需要使用放大器和输出 RC 组成，如图 4.27 。在 S1 闭合时， CADC 没有电荷， VIN 电压瞬间向下反冲，如图 4.28 （ b ）。在放大器与 CFILT 共同向 CADC 提供电荷， VADC 电压逐步上升到与输入电压 VIN 相同时，输入采集阶段完成。 图 4.28 采集阶段 Vin 与 VADC 电压 采集时间 tACQ 由 RFILT 、 CFILT 、 CADC 决定，完成充电的建立时间 t 为式 4-17 。 CADC 电压值 VACD 由电容 CFILT 、 CADC ，以及加载两个电容上的电荷量 QFILT 、 QADC ，为式 4-18 。 由于初始采集时， QADC ， QFILT 为 VIN 与 CFILT 的乘积，反冲电压最低点值为式 4-19 。 而反冲电压为式 4-20 。 由 RC 网络所产生的时间常数τ 0.63 为式 4-21 。 其中， VREF 为基准源参考电压值， n 为 ADC 位数。 根据工程经验，从 VADC 出现反冲恢复到距离 VIN 电压小于 0.5 倍 LSB 电压时，定义为采集时间 tACQ ，该指标可以在 ADC 数据数据手册中找到。所选择的 RC 参数在 ADC 驱动过程中，需要满足采集时间、时间常数、建立时间的关系为式 4-22 。 根据式 4-22 确认 RC 参数值，但上述推论没有考虑如下问题： 1)ADC 采样的带宽为式 4-23 。 所以 RC 参数的选择往往要在带宽和采集时间之间多次迭代计算。 2) 真实放大器的参数中，开环输出阻抗的影响不可忽略， RFILT 需要结合输出阻抗。 3) 由于 ADC 内部采样电容的非线性，当 RFILT 值变大会导致 ADC 采样失真，该失真不能通过降低采样率改善。 因此，高效的设计 SAR 型 ADC 驱动的方法仍然是使用辅助工具和 LTspice 仿真软件。 SRA ADC 驱动辅助工具使用 在 ADI 官网精密信号链设计工具界面，选择“ ADC Driver ”进入 ADC 驱动工具窗口。如图 4.29 （ a ），“ ADC ”项中选择 ADC 的型号，输入采样率值和基准源电压值。在“ Driver ”项中，选择放大器型号和电路结构，输入增益值、反馈电阻值、工作电压值。在“ input ”项选择输入信号类型与输入频率值。在“ Fliter ”项，输入 RC 参数值。在“ Circuit ”窗口查看电路结构图。进入“ Niose&Distortion ”窗口，工具提供电路的 THD 等信息 , 如图 4.29 （ b ）。 图 4.29SAR 型 ADC 驱动电路配置 进入 “ Input Setting ”窗口，工具提供计算电路的反冲电压值， ADC 采集时间、 RC 电路带宽参数，如图 4.30 （ a ）。当 RC 参数配置不良时，在“ Niose&Distortion ”窗口与“ Input Setting ”窗口会提供警告。工具还能够生成 LTspice 电路，在“ Next Step ”窗口下载，如图 4.30 （ b ）。 图 4.30 SAR 型 ADC 驱动电路性 LTspice 仿真 SAR 型 ADC 驱动 如图 4.29 中 ADC 使用 LTC2378-16, 输出速率为 1MSPS, 基准源电压为 5V 。放大器使用 ADA4945-1 ，增益配置为 1 ，电源轨电压为 -0.6V 与 5.6V ， RFILT 为 20 Ω， CFILT 为 3.3nf 。得到反冲电压为 67mV ， RC 建立时间应该小于采集时间 tACQ460ns 。由图 4.30 （ d ）下载仿真的电路如图 4.31 。 图 4.31 LTC2378-16 驱动电路 瞬态分析结果如图 4.32 ，电压从 4.99979 最低跌落到 4.93705V, 反冲电压为 62.74mV,RC 建立时间为 358.5ns 小于采集时间 tACQ460ns ，与预期设计近似。所以读者可以使用在线工具高效 SAR ADC 驱动放大器选型，以及根据具体放大器型号设计 RC 参数进行验证。 图 4.32 LTC2378-16 驱动电路仿真结果 如图 4.31 在电路中，双击进入 LTC2378-16 进入内部电路，如图 4.33 。由 S1 、 S3 控制信号经过电阻 R1 、 R2 ，向电容 C1 、 C2 充电。其中 R1 、 R2 、 C1 、 C2 可由规格书确认。 图 4.33 LTC2378-16 Spice 模型电路 如图 4.34 中 LT2378 输入电阻为 40 Ω，输入电容为 45pF 。根据 ADC 时序操作，设计开关控制的时钟，实现 SAR 型 ADC 的模型。 图 4.33 LTC2378-16 输入模型 综上， SAR ADC 驱动放大器的选型与 RC 电路设计工作是具有极高挑战的，不乏一些经验丰富老司机也会在此栽跟头，所以笔者介绍设计原理，更多的推荐是借助辅助工具设计，以及 LTspice 进行仿真。此外，之前的文章都是以实际器件模型仿真电路性能，通过篇文章抛砖引玉，希望读者能对 LTspice 建模有初步的认识，这也是 LTspice 的重要应用方向。 关注公众号“优特美尔商城”，获取更多电子元器件知识、电路讲解、型号资料、电子资讯，欢迎留言讨论。

什么是遗产型IC？我们来看看一些最初的元件，讨论一下为什么应该重新使用这些元件。 随着电子技术的成熟，电子技术也同时开始出现了老化的迹象。随着创新势头的衰弱，取得技术突破所需要的时间越来越长，同时人们也越来越不愿意冒风险。几十年前，一些集成电路（IC）公司愿意将一些非同寻常的独创性元件投入市场。比如，20世纪70年代，西格尼蒂克（Signetics）公司就勇于制造一款新颖的集成电路，即克马恩齐恩德(Hans Camenzind)的“555定时器”。这款集成电路成为了最早的遗产型集成电路。 那么其他电路如何呢？本文叙述了这些电路元件，以及应该重新使用它们的原因。 AD639正弦转换器 很久以前，巴里.吉尔伯特（Barrie Gilbert）对双极结型晶体管（BJT）差分放大电路做了一些研究，这种电路具有一种双曲正切函数（tanh）传递函数： 其中，I0代表射极源电流和热电压。VT是26 mV。为了降低非线性度，外接射极电阻RE与放大器中的发射极串联。而研究过程中，吉尔伯特充分运用并体现了工程学中的一句格言“如果不能改变它，那就利用它”。 双曲线正切函数与三角函数成模糊相关。艾科嘉（Exar）公司的Alan Grebene在XR2206函数发生器（FG）集成电路中使用了一只单独的差分放大器，用于将三角波转换成正弦波。研究结果差强人意，但是对于第一代工作来说，结果还是可以接受的。而吉尔伯特对这一基础设想做了更多精细调整。他提出了多个双曲线正切函数概念，即增加了差分放大器的输出，差分放大器各输入之间的偏移是一个固定电压。这一方法扩展了功能（和输入范围），同时也带来了其他方面的创新，比如应用于AD639正弦转换器中的创新。 这种16引脚集成电路是三角学的奇迹。它的功能如此强大，注定要成为一种遗产型集成电路。可惜呀，模拟器件公司(ADI) 将AD639撤出了市场，并且没有替代品。我不知道原因，即使吉尔伯特自己也不知道。AD639似乎注定要成为一个传奇。它可以合成出所有的基础三角函数（正弦、余弦、正切、余切、正割、余割）和它们的反函数。 正弦函数精度达到0.02%，高于大多数函数发生器的正弦输出，总谐波失真（THD）也同样优于很多音频放大器。该集成电路有两个函数发生器，而且还具有补偿电路，以及一个乘法器和一个除法器。它采用面向小众市场的定价法，因此，无法进入FG仪器以及其它要求精度或低THD的正弦波设备。它的标称值为1.5MHz。 也许唯一的问题是，由于AD639如此具有吸引力，因而，模拟器件公司(ADI)给它贴上了高价的标签，妨碍了其作为商业元件而进入市场。也许罗彻斯特电子有限公司（Rochester Electronics）作为“拖尾”市场的主导供应商可以使其复活，并获取它本来能够产生的利润。如果那些第一次没有赶上好时机的元件可以应用于新设计，罗彻斯特电子有限公司没有理由把自己局限于面向过时设备的替代元件供应商。 CA3096双极结型晶体管（BJT）阵列 这是和AD639正弦转换器类似的高度通用性基本单元——晶体管阵列。美国无线电公司（RCA）研制出一种包含一行CA3000系列电路的BJY阵列。对NPN型BJT，有些元件的fTs超过1GHz，非常适用于当今的新型设计。 美国无线电公司（RCA）重新改组后，最终成为英特锡尔（Intersil）公司，但是损失了其老旧大尺度工艺的晶圆制造厂。美国泰克（Tektronix）公司在CA3046（或者其等效的National LM3046）元件基础上，设计了自己2205示波器中的纵向放大器，它对于实现快速的双象限或四象限的乘法器很有吸引力。 英特锡尔（Intersil）公司的继承很多，但这类元件的供给有限，虽有但却在减少。这些元件应该回归到某种现有工艺上。它虽不是一个重要的开展项目，但这些元件会大有用途。英特锡尔（Intersil）公司确实研制了一个替代品，即具有数吉赫fTs的HFA3000系列SOIC元件，但相应的击穿电压较低（如图1）。 原始的CA3000系列适应于±12V的电源电压，但是HFA系列是专为±5V电源电压设计的。集成电路可以承受最高约10V电压。HFA系列更大的改进是PNP型BJT，它是介质绝缘的，而不是像CA3096（如图2）那样做成了横向晶体管。 CA3096是一种多功能元件，具有三个NPN型BJT和两个PNP型BJT。一个缺点是横向PNP的fT仅为6 MHz左右（很难做出横向BJT所要求的薄基层）。但是，对于很多电路来说，这一规格不是主要的障碍。 举例，一个反馈放大器的准静态增益是3，带宽超过50 MHz（见图3）。它具有两条正向通道。慢通道经过PNP电流镜，快通道通过差分放大器输入段的Q2。它使用了全部5只阵列BJT。唯一的其它半导体元件是雪崩二极管Z1。 由于元件供应不稳定，你肯定不愿意让这个电路设计成为某种新产品。此外，HFA元件没有电压范围。如果某个IC系列具有和CA3000媲美的性能，而采用介质绝缘的PNP，它就会成为集成电路遗产中广受欢迎的新成员。 图注 3 这个反馈放大器的准静态增益是3，带宽超过50 MHz。它使用CA3096的全部5只阵列BJT。唯一的其它半导体元件是雪崩二极管Z1。 《电子设计技术》网站版权所有，谢绝转载 MC14500B工业控制单元 摩托罗拉生产的16引脚MC14500B是一款单比特1 MHz的互补金属氧化物半导体（CMOS）处理器。它具有三个单比特寄存器（flops）和一个算术逻辑单元，可以执行16个指令。较新的微型控制器替代了MC14500B，但这不是重点。MC14500B是一个大的通用逻辑块，它仅需要一个外部计数器做程序计数器（PC），以及一个PC驱动的程序存储器。 数据存储器也是输入/输出（I/O）存储器。存储器输出中的4个位驱动MC14500B上的操作码输入端；其他位则用于8位双向锁存I/O寻址（MC14599B），以及8输入多路复用器或数据选择器（MC14512）。 单比特的累加器又称为结果寄存器（RR）。指令包括：装入RR、装RR的补集、AND RR数据、补集数据和AND、OR、补集数据和OR、非NOR（同）、存储并把有效的RR输出存储到补码脉冲写入线、把输入数据转到输入寄存器或输出寄存器、如果RR=0则跳过下一条指令、脉冲标志位O输出或F输出。另外两条指令是无条件转移指令（JMP）和返主指令（RTN），同样输出标志位脉冲。无条件转移指令（JMP）可用于加载地址到PC。RTN指令输出一个RTN标志位并跳过下一条指令。 内置振荡器生成驱动PC的时钟。时钟的上升沿使PC递增，而在其高电平时获取指令。当时钟处于低电平周期时，解码并执行指令。 MC14500B使用位串行处理方式，而且属于输入/输出（I/O）密集型，那么，MC14500B在当今有什么优势呢？它需要使用额外的计数器、程序和数据存储器，它将一直是过时的元件，因为它无法和较低成本的8到16引脚可编程闪存IC竞争，后者易于使用，有更加强大的功能。尽管MC14500B很有意思，但它需要太多的比特转换，因此很难回归生产。虽然MC14500B的系数给人们带来启发，但这款元件将一直被忘却。 MC14549和MC14559逐次逼近寄存器 这些逐次逼近寄存器（SAR）曾是摩托罗拉4000系列互补金属氧化物半导体（CMOS）数字集成电路中的元件。逐次逼近寄存器每个集成电路有8位，可以级联以获得更多位。它们用于构造逐次逼近模数转换器(ADC)。逐次逼近寄存器内部是一个移位寄存器和一个并行加载寄存器。 尽管SAR很简单，但却是非常实用的数字功能。SA算法从一个区间的中位数开始，通过一种渐近的布尔比较而搜索这个区间。如果电压较高，则设定最高有效位，并测试下一个位，直到确定了所有位。对n位的全部转换要花n个时钟周期，而与数字化值无关。 增加一个比较器以及用于驱动额外DAC的一到两只SAR IC，就可以把一个简单的模数转换器(ADC)和其他剩余子元件一同加入系统。虽然就当今而言，这种集成程度属于半分立型，但是对于很多具有多个数字模拟转换器和多个比较器的应用而言（且需求是使用简单的模数转换器），这种设计仍然是可行的。 逐次逼近寄存器也可以用于自动量程设置，且所需的平均步骤数少于顺序量程。同样，在一只可变增益放大器（VGA）的大增益区间内使用一个SA搜索，就可以设定VGA的增益。位的权重可能不再使用二进制，而是使用十进制 或者1-2-5序列。但如果它是单调性，那么这种方案就适用。 MC4530双重5输入多数决定门 因一种较奇特的逻辑功能而集成化并且进入市场，这就是摩托罗拉销售的双重5输入多数决定门。如果5路输入中有3路或3路以上有效，那么输出就有效。那些希望从现有逻辑元件中发现新奇用途的人可能会对这种元件感兴趣。输出处有来自一个W输入的异或非（同等）门控，用于设置输出的优先级。 它的用途是什么？这种元件用于一些不常见的应用，但可以诱导出一些创造性思维。在一个冗余系统中，如果五个或少于五个的子系统呈现一种状态，则器件就会做出一种决定。比如，如果医院重症病房的生命体症监控器显示五个病人中有三个或三个以上出现了问题，则进入一个应急分诊状态。 增加一个比较器以及用于驱动额外DAC的一到两只SAR IC，就可以把一个简单的模数转换器(ADC)和其他剩余子元件一同加入系统。 把一个高输入和一个低输入连接起来，三台控制电脑中的两台就能决定输出结果（航空飞机上就是如此）。另一种方式是，如果多组电容器采用异步充电，n组电容器中有m个输出表示已经充满，那么就有了足够的电，点燃设备就被使能。此功能遵循平等主义；n个中的任何m个都可以触发一个事件。通过使用反相输入逻辑，如果一个静态稳定的多脚机器人，其n只脚中有少于m只脚着地，那么就会触发一个故障状态。 把一个多数决定门的输出端级联到另一个多数决定门的输入端，就能实现投票层级。前五个在后五个中产生一票。尽管这是一种比较实际的用途，但它仍然是不常见的逻辑功能。难怪这种电路被人们遗忘了。 作者介绍:丹尼斯.福伊赫特（Dennis Feucht）是Innovatia Laboratories的研发人员。（伯利兹，卡约） 《电子技术设计》网站版权所有，谢绝转载

　　在您进行彻底的系统评估以前，您如何决定在您的应用中使用哪一种 ADC 技术呢？您也许会首选 SAR 转换器 (SAR-ADC)，因为您认为它们易于使用，并且速度比 Δ-Σ 转换器要快一点。其次，您可能会选择使用一个 ΔΣ 转换器，因为您觉得尽管它们的速度要慢一些，但却具有较好的精度。或者根本无需多想，您可能会选择您经常使用的 ADC。 　　在选择一种转换器时，您通常会根据有效位数 (ENOB)、精确度、重复定位精度（噪声）以及输出数据速率来做出转换器选择的一些决定。您的假设可能会是：SAR-ADC 利用中等输出速度产生精确的输出，而 DS 转换器则利用更低的输出数据速率产生更低噪声的输出信号。 　　这些假设或许不再能够指导您在 SAR-ADC 和 DS-ADC 之间做出选择。想一想如何改变您的设计范式——将注意力从单个器件转到整个系统上来。您会发现，两种 ADC 构架可能都适合于某个特定的应用。例如，如果您知道系统 ENOB，则一个结合了 SAR-ADC 的模拟增益级便可以与一个高速 DS 转换器的性能匹配。 　　系统评估包括检查系统采样速度（一次详细的系统精确度分析），以及比较您系统的重复定位精确度（噪声水平）性能。影响系统采样速度的一些问题是单时钟频率的选择，以及在转换以前为模拟组件完全稳定下来留出时间。就系统精确度而言，您可以将 DC 性能特性与总体不可调节误差 (TUE) 品质因数相结合来进行比较。重复定位精度不同于精确度评估，它定义了一次转换所得值与其下一次重复的一致性程度。利用重复定位精度，您可以根据有效分辨率 (ER) 结合信号链器件的噪声性能。 　　下次文章中，我们将研究 12 位 SAR 与多路复用 PGA (PGA-SAR) 以及 24 位多路复用 DS 转换器之间存在的一些具体差异。所有系统的增益范围（模拟或者数字）均为 1 到 128 V/V，且电源电压均为 5V。 　　我们研究这两个系统的精确度和重复定位精度时，我们可以使用表 1 来作为开始。在表 1 中，系统增益范围为 1 到 128。表格第二列显示了理想系统的满量程范围 (FSR)，其为系统的等效输入 (RTI)。最终，系统最低有效位（LSB，表格第 3 列）等于系统的 FSR，其除以系统码数 (4096)。 　　表 1 我们在系统评估中使用 1 到 128 的增益评估精确度 (TUE) 和重复定位精度（噪声）时，可使用该表格中包含的理想 FSR 和 LSB 值。 　　文章所述电路实现的一些应用包括手持式仪表、数据记录器、汽车系统和监控系统。下次，我们将深入研究这两种设计的转换速度。以后，我们将研究这些系统的精确度 (TUE) 和重复定位精度（噪声）。 

凌力尔特公司 信号调理产品部 设计经理 Kris Lokere   凌力尔特具有 101dB SNR 的 18 位 SAR ADC 新系列一定令你振奋吧，谁会不振奋呢? 不过你的付出得到所希望的回报了吗? 为了实现异常宽的动态范围，你需要确保在信号最大时，利用该 ADC 的整个满标度范围。换句话说，你需要运用所有代码。怎样才能做到这一点呢?   ADC 信噪比 (SNR) 的定义是，ADC 可以处理的最大信号与该 ADC 噪声层之比。为了实现高达 102dB 的 SNR，LTC2379 系列规定了 10Vpp 的差分输入范围，这意味着两个输入每一个都可以在 0V 至 5V 范围内摆动。   在 ADC 前面会有一个放大器。该放大器的作用是充当一个良好的电压源，以给 ADC 的采样电容充电。ADC 输入是放大器输出，因此，针对从 0V 至 5V 摆动的 ADC 输入，该放大器的输出必须在 0V 至 5V 范围内摆动。   如果有范围很宽的电源轨可用，那么事情就很容易。例如，也许你已经有部分前端靠 ±15V 的电源运行。在这种情况下，任何靠这种轨运行的运算放大器，其输出都可以在 0V 和 5V 之间摆动。你可以使用 LT1468 实现极好的 DC 准确度和快速稳定时间，或者使用 LT1124 实现非常低的漂移和低的 1/f 噪声，还可以使用封装非常小的 LT6011 实现微功率运算放大器。   如果你不喜欢使用 ±15V 这种范围很宽的电源，但仍然想要在 0V 至 5V 的整个范围内摆动，那么你可以仅针对最后一级放大器提供特殊的电源轨，例如 -2V 至 +7V。驱动 LTC2379-18 的 LT6350 的参考设计准确地做到了这一点 (参见图 1)。用 +7V 电源给 5V 基准供电也很方便。   图 1：通过用 +7V 至 -2V 的电源给 LT6350 供电，可以为每个 ADC 输入从 0V 至 5V 摆动提供大量空间。这是 DC1783A 演示电路板上演示的缺省参考设计。 不过，如果你想用单一 5V 电源轨给放大器供电，会发生什么情况呢? 你也许认为，利用轨至轨运算放大器，刚好有足够的空间以摆动在 0V 至 5V，但实际上你是做不到的。轨至轨输出级并非是真正轨至轨的。这种输出级充其量也只能达到与每个轨相差约 10mV 的电压，而且这还是在硬限幅的情况下实现的，有时还会导致较慢的饱和恢复时间。如果需要良好的线性度 (低失真)，那么输出电压通常应该与每个轨相距至少数百毫伏。例如，新的低功率差分运放 LTC6362 (参见图 2) 用单一 5V 电源工作。其输出可以摆动至与任一电源轨相差约 100mV 的范围，该器件在与任一轨相差 250mV 以内时，保持 110dB 的线性度。如果你设计系统时，让感兴趣的最大信号不超过这个范围，那么就运用了至少 90% 的 ADC 代码，这意味着，你实现了与所申明的动态范围相差 1dB 的范围。在很多情况下，这就是最好的解决方案了。实际上，这会让人安心，因为你知道放大器保证不会超过 (或恶化、损害) ADC 的输入范围。这自然而然起到了保护作用。   图 2：即使每个输出摆动至与最接近的轨相差 250mV 以内时，LTC6362 差分运算放大器仍然保持 110dB 的线性度。这给以缺省模式运行的 LTC2397-18 ADC 提供了 -1dBFS 的摆幅。如果以数字增益压缩 (DGC) 模式配置 ADC，那么为了仍然运用该 ADC 的所有代码，LTC6362 的输出仅需要 8Vpp 的差分摆幅。 LTC2379 系列提供称为数字增益压缩 (DGC) 的创新性功能。接通这个功能时，ADC 将等于基准电压 10% 至 90% 的电压摆幅视为满标度。以这种方式工作时，采用一个 5V 基准，放大器输出仅需要在 0.5V 至 4.5V 范围内摆动，以及仍然可以使用 18 位 ADC 的所有 262,144 个代码。你可以相应扩展前端增益，并以 18 位分辨率获得满标度，同时放大器仅用单一 5V 电源运行。即使用上了所有代码，动态范围仍然会缩小一点，因为模拟电压摆幅从 10Vpp 减小到了 8Vpp，同时热噪声仍然保持不变。就 18 位 ADC 而言，量化噪声非常小，以至于仅热噪声才需要重视，因此在数字增益压缩模式，会损失大约 2dB 的 SNR。就 16 位 ADC 而言，在数字增益压缩模式仅损失 1dB SNR，因为你还会从相应减小的量化噪声中受益。 单端 (或伪差分) LTC2369 系列不支持数字增益压缩，这是故意为之的，因为就单端单极性信号而言，接近零的性能通常是最重要。当信号很小时，你恰恰最重视高性能 ADC 的精细分辨率和低噪声性能。就差分 ADC 而言，当两个输入相等时，就得到了“零”。就单极性单端 ADC 而言，当输入信号接地时，得到“零”。因此，为了实现这种接地连接，你的确需要放大器能摆动至地。如果没有外部负电源可用，那么 LTC6360 可以用来解围。这款低噪声、DC 准确的高速运算放大器内部包括一个内置的充电泵，该充电泵在芯片上产生一个小的负偏置电压，以给输出级供电。采用这种方式，输出可以完全摆动至 0V，而不会接近失真或限幅状态。在高压端，LTC6360 的输出可以摆动至大约 4.5V。你或者可以将这定义为最大信号，并满足在 5V 基准的满标度之 1dB 内，或者使用 4.096V 基准并在满标度范围内摆动。后一种系统完全靠单一 5V 电源工作，甚至包括基准本身 (参见图 3)。 图 3：LTC6360 运算放大器包括一个内置的超低噪声充电泵，该充电泵允许输出完全摆动至 0V，而不会产生任何失真迹象。采用这种方式，可以开发一个彻底的单电源系统，该系统仍然可以向 LTC2379-18 伪差分 ADC 提供相应于满标度 (包括零) 范围摆动的电压。这个例子使用了一个 4.096V 基准，以便 LTC6655 基准 IC 也可以用 5V 模拟电源供电。 以上所有内容均探讨的是驱动 ADC 的运算放大器的输出摆幅。下面，我们应该把注意力转移到输入摆幅限制上了。 有时，你想让最后一级运算放大器做的全部事情就是缓冲信号并将信号输入到 ADC，而不提供任何增益或电平移动。就一个配置为单位增益的运算放大器而言，输入摆幅与输出是一样大的。这里的问题仍然是，如果你有范围很宽的电源轨可用，例如 ±15V 或 -2V 至 +7V，那么不存在任何问题。但是，如果你想用单一 5V 电源让运算放大器工作，那么有可能产生一种想法，即认为所需做的所有工作仅是，在很多轨至轨输入运算放大器中选出一个，然后一切都将正常工作。不过，轨至轨输入级实际上是由两个并联输入级组成的：一个在输入接近正轨时工作；另一个在输入接近负轨 (或地) 时工作。这两个输入级每个都有自己的失调电压。当信号从一个输入级转换到另一个输入级时，在“切换”点处会产生一个失调电压阶跃。这会导致系统转移函数的非线性。你需要查看运算放大器的数据表，以弄清楚是否在两种状态下都对失调进行了微调。如果没有进行微调，那么非线性就可能对 16 位或 18 位 INL 性能有很大的不利影响。另一方面，LTC6360 在整个输入工作范围内对失调进行了严格的调整。结果，即使信号在 0V 至 4V 范围内摆动时，仍然能保持谐波失真低于 -100dB，这个范围涵盖了切换点，就这款运算放大器而言，切换点电压约为 3.6V。 另一种降低运算放大器输入摆幅要求的方法是，采用负输出配置的放大器。例如，如图 4 所示，LT6350 的每一个运算放大器都配置为负输出，以便运算放大器输入的 DC 电压保持在电源电压范围中间的某个部位。这样，与输入共模模式没有问题。诸如 LTC6362 等差分运算放大器本身就总是负输出。当用于如图所示的单端至差分转换时，运算放大器输入确实有摆动，但摆幅远小于信号本身的幅度。请注意，在每一个负输出配置中，电路的输入阻抗都是电阻性的，因此必须确保前面的电路能驱动这个电阻。   图 4：通过以负输出模式配置 LT6350 的第一个运算放大器，该 IC 的输入电压没有变化，即使给这个电路加上一个 ±10V 的信号。LTC2379-18 的数字增益压缩将运放输出的 0.5V 至 4.5V 摆幅转换为满标度，从而即使仅用单一电源供电，也可提供所有代码。 总之，凌力尔特提供全线放大器解决方案，以使所需的信号进入性能最高的 16 位和 18 位 ADC。