标签: 布线

一 、 什么是 THD ？ THD指总谐波失真。谐波失真是指输出信号比输入信号多出的谐波成分。谐波失真是系统不完全线性造成的。所有附加谐波电平之和称为总谐波失真。总谐波失真与频率有关。一般说来，1000Hz频率处的总谐波失真最小，因此不少产品均以该频率的失真作为它的指标。 二 、 THD布局通用要求 1. 除结构有特别要求之外，都必须放置在正面。 2. 相邻器件本体之间的距离 ≥20mil。 三 、 通用波峰焊布局要求 1. 优选引脚间距 (pitch)≥2.0mm，焊盘边缘间距≥40mil的器件。 2. 在器件本体不相互干涉的前提下，相邻器件焊盘边缘间距满足 ≥40mil。 3. THD每排引脚数较多时，以焊盘排列方向平行于进板方向布置器件。 4. 当布局上有特殊要求时，焊盘排列方向与进板方向垂直时，应在焊盘设计上采取适当措施提高工艺窗口，如椭圆焊盘的应用。 当相邻焊盘边缘间距为 0.6mm-1.0mm(24-40mil)时，推荐采用椭圆形焊盘或加偷锡焊盘。 四、 选择性波峰焊的布局要求 1. 需要单个处理的焊点的中心周边 5.0mm 区域内不应布置其他焊点或SMT器件。 2. 需要焊接的单排多引脚穿孔器件引脚中心距不小于 1.27mm，距离焊点中心3.0mm区域内不能布置其他焊点或SMT器件。 3. 满足焊盘边缘距离 ≥0.6mm，对1.27mm间距器件，焊盘需要盖绿油或作无焊盘设计。 4. 如果需要焊接的单排多引脚穿孔器件只有一侧布置有 SMT器件和焊盘时，则不同的器件排布方向其加工能力不同，当器件平行于待焊点布置时，最小可加工焊盘边缘间距为2.0mm，如果器件垂直待焊点布置时，最小可加工焊盘边缘间距为1.0mm。 5. 需要焊接的多排穿孔器件引脚中心距 ≥1.27mm的，距离焊点中心3.0mm区域内不能布置其他焊点或SMT器件。 搜索 “华秋 PCB” 了解更多 PCB 电路相关资料资讯。

蛇形走线是PCB设计中会遇到的一种比较特殊的走线形式(如下图所示)，很多人不理解蛇形走线的意义。下面对蛇形走线的意义进行简单介绍。 蛇形走线，因为应用场合不同而具不同的作用： 一、电脑主板 如果蛇形走线在计算机板中出现，其主要起到一个滤波电感和阻抗匹配的作用，提高电路的抗干扰能力。计算机主机板中的蛇形走线，主要用在一些时钟信号中，如 PCI - Clk,AGPCIk、IDE、DIMM 等信号线。 二、 收音机天线电感线圈 若在一般普通PCB板中，除了具有滤波电感的作用外，还可作为收音机天线的电感线圈等等。如2.4G的对讲机中就用作电感。 三、信号布线严格等长，解决时滞造成的隐患。 对一些信号布线长度要求必须严格等长，高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据)。 如 INTELHUB架构中的 HUBLink，一共13根，使用233MH.的频率，要求必须严格等长，以消除时滞造成的隐患，绕线是惟一的解决办法。一般要求延迟差不超过1/4时钟周期，单位长度的线延迟差也是固定的，延迟跟线宽、线长、铜厚、板层结构有关，但线过长会增大分布电容和分布电感，使信号质量有所下降。 所以时钟1C引脚一般都接 RC端接，但蛇形走线并非起电感的作用。相反地，电感会使信号中的上升沿中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍。信号的上升时间越小，就越易受分布电容和分布电感的影响。 四、分布参数LC滤波器 蛇形走线在某些特殊的电路中起到一个分布参数的LC滤波器的作用。 总结： PCB蛇形运用是根据场景变化的，欢迎补充，谢谢！

PCB电路板的设计难点无非是布局布线，今天我们将以PCB布局为重点，聊聊如何设计出合理的PCB布局，及在设计过程中的注意事项，希望对小伙伴们有所帮助。 一般来说，PCB布局是根据印制板安装结构尺寸要求画出边框，参照原理图，结合机构进行布局，检查布局。 1、注意布局前的准备 画出边框 定位孔和对接孔进行位置确认 板内元件局部的高度控制 重要网络的标志 2、注意PCB布局的顺序 固定元件 有条件限制的元件 关键元件 面积较大的元件 零散元件 3、注意参照原理图，结合机构，进行布局 4、注意布局检查 A、检查元件在二维、三维空间上是否有冲突 B、元件布局是否疏密有序，排列整齐 C、元件是否便于更换，插件是否方便 D、热敏元件与发热元件是否有距离 E、信号流程是否流畅且互连最短 F、插头、插座等机械设计是否矛盾 G、元件焊盘是否足够大

随着高速电路的不断涌现，PCB板的复杂度也越来越高，为了避免电气因素的干扰，信号层和电源层必须分离，所以就牵涉到多层 PCB的设计，即叠层结构设计。 多层PCB内部线路 好的叠层设计不仅可以有效地提高电源质量、减少串扰和EMI、提高信号传输性能，还能节约成本，为布线提供便利，这是任何高速PCB设计者都必须首先考虑的问题。 废话不多说，直接上干货！ 01 PCB叠层结构设计10大通用原则 1.信号层与地层或电源层相邻，避免两信号层直接相连 在多层PCB中，通常包含有信号层(S)、电源层(P)平面和地层(GND)，三者如何排布呢? 电源层和地层通常是没有分割的实体平面，能为相邻信号走线的电流提供一个好的低阻抗的电流返回路径。因此，信号层多与电源层或地层相邻。而且电源层和地层使用大面积铺铜(故电源层和地层也叫铺铜层)，其大铜膜能为信号层提供屏蔽，利于阻抗控制和提高信号质量。 另外，应尽量避免两信号层直接相邻。相邻的信号层之间容易引入串扰，从而导致电路功能失效。在两信号层之间加入地层可以有效地避免串扰。 2.顶层和底层多是信号层 多层PCB的顶层和底层通常用于放置元器件和少量走线，因此多是信号层。一般顶层是元器件，那元器件下面(第二层)可设为地层，提供器件屏蔽层以及为顶层布线提供参考平面。 顶层多放置元器件 另外，注意顶层与底层的这些信号走线不能太长，以减少走线产生的直接辐射。 3.参考平面优先选择地层 电源层和地层都可以作为参考平面，且有一定的屏蔽作用。 两者的区别在于： 电源层具有较高的特性阻抗，与参考电平存在较大的电位势差;而地层一般作接地处理，并作为基准电平参考点，其屏蔽效果远远好于电源层。 所以，在选择参考平面时，优先选择地层。 4.高速信号层位于信号中间层 电路中的高速信号传输层应该是信号中间层，并且夹在两个铺铜层之间。这样两个铺铜层的铜膜可以为高速信号传输提供电磁屏蔽，同时也能有效地将高速信号的辐射限制在两个铺铜层之间，不对外造成干扰。 5.电源层与地层最好成对出现 电源层与地层成对出现，缩短电源和地层的距离，可以降低电源的阻抗，利于电源的稳定和减少EMI。 尤其是主电源尽可能与其对应地层相邻。 在高速情况下，可以加入多余的地层来隔离信号层，但建议不要多加电源层来隔离，因为电源层会带来较多的高频噪声干扰。 6.铺铜层平衡设计 铺铜层，即电源层或地层最好成对称排布，如6层板的第2层与第5层，或者第3层与第4层要一起铺铜，这是考虑到工艺上平横结构的要求，因为不平衡的铺铜层可能会导致PCB膨胀时的翘曲变形。 7.多电源层远离高速信号层 多电源层要注意远离高速数字信号布线。因为多电源层会被分割成几个电压不同的实体区域，如果紧靠多电源层的是信号层，那么其附近的信号层上的信号电流将会遭遇不理想的返回路径，使返回路径上出现缝隙。 8.采用偶数层结构 经典的PCB叠层设计几乎全部是偶数层的，而不是奇数层的。偶数层印制电路板具有成本优势，同时偶数层比奇数层更能避免电路板翘曲。 9.布线组合安排在邻近层 为了完成复杂的布线，走线的层间转换是不可避免的。一个信号路径所跨越的两个层称为一个“布线组合”。最好的布线组合设计是避免返回电流从一个参考平面流到另一个参考平面，而是从一个参考平面的一个点(面)流到另一个点(面)。 因此，布线组合最好安排在邻近层，因为一个经过多层的路径对于返回电流而言是不通畅的。虽然可以通过在过孔附近放置去耦电容或者减小参考平面间的介质厚度等来减小地弹，但也非一个好的设计。 10.相邻信号层布线方向正交 在同一信号层上，应保证大多数布线的方向是一致的，同时应与相邻信号层的布线方向正交。例如，可以将一个信号层的布线方向设为"Y轴”走向，而将另一个相邻的信号层布线方向设为“X轴”走向。 以上是我们进行叠层结构设计时遵循的一些规则，但在实际情况中，有些规则是相互制约的，因此需要根据实际的情况进行权衡决定，得到合理的叠层方案。 以常用的四层板为例，以下几种叠层方式怎么选? 四层板叠层方案 显然，方案C的电源层和地层缺乏有效的耦合，不应该被采用。那么方案A和方案B应该如何进行选择呢? 一般情况下，设计人员都会选择方案A作为四层板的结构。选择的原因并非方案B不可被采用，而是一般的PCB板都只在顶层放置元器件，所以采用方案A较为妥当。 但是当在顶层和底层都需要放置元器件，而且内部电源层和地层之间的介质厚度较大，耦合不佳时，就需要考虑哪一层布置的信号线较少。对于方案A而言，底层的信号线较少，可以采用大面积的铜膜来与 POWER 层耦合。反之，如果元器件主要布置在底层，则应该选用方案B来制板。 02 多层板常用的叠层结构 以下是常见的4-10层板的叠层结构，每一种叠层都有他的利与弊，有的是便于布局布线，有的是EMC性能比较好，有的是信号完整性比较好，有的是成本较低...实际使用的时候会根据不同的需求选取不同的叠层结构。 多层板常用的叠层方案，整理：华秋商城 03 多层板制造：如何做好叠层与阻抗匹配? 经过多次“头脑风暴”，PCB叠层结构终于设计好了!但这仅仅是从电路设计的角度确定了叠层结构， 要把设计图变成真正的电路板，还需要选择合理的层压结构和做好阻抗控制！ 凡需要做阻抗控制的多层板，在生产前都需要对层压结构和阻抗控制进行匹配，并计算出对应的线宽和线距。 不过，以上问题都不是问题，因为来华秋一键就能帮你搞定! 一方面，华秋提供多种常用的层压结构供用户选择，满足市面上大部分叠层需求。 要知道层压结构的核心在于PP片的厚度。因为pp片越薄阻抗越小，PP片越厚阻抗就会越高。所以我们可以通过调PP的厚度来匹配所需的阻抗。也就是当阻抗线不能调整了，调整PP片的厚度是最佳选择。 因此，为方便用户快速找到合适的层压结构，华秋提供了3种常用的PP厚度供选用，分别是：7628、2116、1080，满足大部分制造需求。 华秋常用叠层结构选项 下面我们以四层板、1.6板厚为例，看看这三种层压结构的的PP厚度区别。 华秋四层板层压结构图(7628型)： PP厚度0.2mm。 点击放大查看 华秋四层板层压结构图(2116型)： PP厚度0.125mm。 点击放大查看 华秋四层板层压结构图(1080型)： PP厚度0.08mm。 点击放大查看 另一方面，如何做好阻抗控制是众多用户头疼的难题，但在华秋，So easy!华秋会根据不同的叠层自动计算不同阻抗控制对应的线宽线距，为用户做好阻抗匹配，不用人为进行复杂的阻抗计算，省力又省心! 在华秋下单选择叠层结构时，一键选择“华秋帮我匹配叠层”，便有专业工程师跟进订单，帮客户做好叠层生产。 也可以选择“我自己匹配叠层”，填好基础参数后，点击“计算”，即可查看不同阻抗控制对应的线宽线距，帮助客户合理匹配叠层结构和阻抗控制。 客户可自行匹配叠层 华秋提供叠层匹配阻抗的计算

​ 转载--- 玩转嵌入式 2021-07-31 18:59 电源布局布线 数字电路很多时候需要的电流是不连续的，所以对一些高速器件就会产生浪涌电流。如果电源走线很长，则由于浪涌电流的存在进而会导致高频噪声，而此高频噪声会引入到其他信号中去。而在高速电路中必然会存在寄生电感和寄生电阻以及寄生电容，因此该高频噪声最终会耦合到其他电路当中，而由于寄生电感的存在也会导致走线可以承受的最大浪涌电流的能力下降，进而导致有部分压降，有可能会使电路失能。所以在数字器件前面加上旁路电容就显得尤为重要。电容越大，其在传输能量上是受限于传输速率的，所以一般会结合一个大电容和一个小电容一起，来满足全频率范围内。 ​ ​ 避免热点产生：信号过孔会在电源层和底层产生voids。所以不合理的放置过孔很有可能会使电源或者地平面某些区域的电流密度增加。而这些电流密度增加的地方我们称之为热点。 所以，我们在设置过孔的时候要极力避免这种情况发生，以免平面被割裂，最终导致EMC的问题产生。通常最好的避免热点的办法就是网状式的放置过孔，如此电流密度均匀，同时平面不会隔离，回流路径就不会过长，也就不会产生EMC的问题。 ​ 走线的弯曲方式 在布高速信号线时，信号线应尽量避免弯曲。如果不得不弯曲走线，则不要锐角或者直角走线，而是应该用钝角走线。 ​ 在布高速信号线时，我们经常通过走蛇形线来实现等长，同样的蛇形线也其实一种走线的弯曲。线宽，间距，以及弯曲方式都应该做合理的选择，间距应满足4W/1.5W规则的。 ​ 信号的接近度 高速信号线之间如果距离太近，很容易产生串扰。有些时候，因为布局、板框尺寸等原因，导致我们在布高速信号线之间的距离超过了我们的最低要求距离，那我们只能在靠近其瓶颈的地方尽量加大高速信号线之间的距离。其实如果空间足够容许，则尽量加大两高速信号线之间的距离。 ​ 走线stub 长的stub线就相当于一个天线，处理不当会产生很严重的EMC的问题。同时stub线也会造成反射，降低信号的完整度。通常在高速信号线上面添加上拉或者下拉电阻的时候，会最容易产生stub线，而一般处理stub线的将走线可以菊花走线。根据经验可知，如果stub线的长度大于1/10波长就可以当做一个天线了，此时就会成为一个问题。 ​ 阻抗不连续 走线的阻抗值一般取决于其线宽以及该走线与参考平面之间的距离。走线越宽，其阻抗越小。而在一些接口端子或器件的焊盘，其原理同样适用。当一个接口端子的焊盘和一根高速信号线连接时，如果此时焊盘特别大，而高速信号线特别窄，大焊盘则阻抗小，而窄的走线必然是大阻抗，在这种情况下就会出现阻抗不连续，阻抗不连续就会产生信号反射。所以一般为了解决这个问题，都是在接口端子或者器件的大焊盘下面放置一个禁布铜皮,同时在另外一层放置该焊盘的参考平面，进而加大阻抗，使阻抗连续。 ​ 过孔是另外一种会产生阻抗不连续的源头。为了最小化这种效应，在内层和过孔连接的不需要的铜皮应该去除。而这样的操作其实可以在设计的时候，通过CAD工具来消除或者联系沟通PCB加工厂家来消除不需要的铜皮，保证阻抗的连续性。 ​ 差分信号 高速差分信号线我们必须保证等宽、等间距来实现特定的差分阻抗值。所以在布差分信号线的时候尽量保证对称。 ​ 在差分线对内禁止布置过孔或者元器件，如果在差分线对内放置了过孔或者器件会产生EMC问题同时也会导致阻抗不连续。 ​ 有时候，一些高速差分信号线需要串接耦合电容。该耦合电容同样需要对称布置，同时该耦合电容的封装不能过大，推荐使用0402、0603也可以接受，0805以上的电容或者并排电容最好不要使用。 ​ 通常，过孔会产生巨大的阻抗不连续，所以对于高速差分信号线对则尽量减少过孔，如果要使用过孔则对称布置。 ​ 等长问题 在一些高速信号接口，一般如总线等需要考虑其各信号线之间的到达时间以及时滞误差。例如，在一组高速平行总线中的所以数据信号线其到达时间，必须保证在一定的时滞误差以内，从来来保证其建立时间和保持时间的一致性。为了满足这一需求，我们必须要考虑等长。 而高速差分信号线对两信号线必须保证严格的时滞，否则很有可能通讯失败。故为了满足这一要求，可以通过蛇形线来实现等长，进而满足时滞要求。 ​ 蛇形线一般应该布置在失长的源头处，而不是远端。在源头处才能保证差分线的正负端的信号在大部分时间内都是同步传输的。 ​ 走线弯曲处是产生失长的源头之一。对于走线弯曲处，其实现等长的应靠近弯曲处(<=15mm) ​ 如果有两个走线弯曲，且两者之间的距离<15mm，故此时两者的失长会互相补偿，故此时不用再做等长处理。 ​ 对于不同部分的高速差分信号线，应分别独立等长。过孔，串接耦合电容以及接口端子都会是高速差分信号线分成两部分，所以这个时候要特别注意。一定要分别等长。因为很多EDA软件在DRC的时候都只关注整个走线是否失长。 ​ 对于如LVDS显示器件等接口，会同时存在数对差分对，且差分对之间的时序要求一般都会特别严格，时滞要求特别小，所以，对于此类差分信号对我们要求一般在同一平面内进行补偿。因为不同层的信号传输速度是不同的。 ​ 有些EDA软件在计算走线长度时，会将焊盘内部的走线也会计算在长度之内，如果此时进行长度补偿，最终实际结果会失长。所以此时要特别注意，在使用一些EDA的软件的时候。 ​ 在任何时候，如果可以就一定选择对称出线进而避免需要最终为了等长而进行蛇形走线。 ​ 如果空间容许，尽量在短的差分线源头处加一个小的回环来实现补偿，而不是通过蛇形线来补偿。 ​ ---END--- ​