tag 标签: 布线

相关帖子
相关博文
  • 热度 3
    2021-3-11 14:01
    571 次阅读|
    1 个评论
    数据中心高密度布线必须拥有的八大产品
    随着光通信行业高速率发展的需求,如何设计更高密度、高兼容性的光纤机箱来更加合理的布局数据中心布线也是日益重要的问题。下面介绍几款高密度数据中心布线必须拥有的十大连接类产品。 一、高密度机箱 达到业界现行LC连接的最高配线密度 这款机箱设计最高能够满足576芯连接,能够有效提升布线密度,最大化节省机柜空间。单个模块盒有24通道,1U可放6个模块盒,最高可配144芯LC接口或72芯SC接口;2U可容纳12个模块盒,可配288芯LC接口或144芯SC接口;4U则最高可配576芯LC接口或288芯SC接口。多种配线方式,提供最为灵活和最具成本效益的解决方案。 轻量化的环保铝材 采用环保高强度的轻量化材质及优良的表面处理工艺,使产品整体功能完备,并实现多种连接方式。19" 标准尺寸,符合EIA标准机柜兼容。 独立弹簧插销控制模块盒,方便插拔 抽屉式的设计是采用分体式托盘,模块盒在叠加安装时均可独立推拉。面板标签和模块盒分层标签对应显示,使模块盒管理一目了然。 机箱后面配有线缆管理支架,可轻松对线缆进行管理,并保证空间内的空气流通。箱体后端单独的托线架设计,用于固定主干光缆,主干光缆大量的冗余长度,保证模块盒在移动时,光缆能自由伸缩。 二、LC Uniboot连接器,带拉杆 双纤单管、一体尾套 LC Uniboot连接器的设计相比于传统的双芯连接器,最主要的特点是其双纤单管,一体尾套,比普通的LC双工连接器更加紧凑和节省空间,可减少50%的总体散装布线。 长、短推拉杆设计 推拉式拉杆可很方便的在高密度环境中插拔连接器,而不会影响其他跳线正常使用。 长、短拉杆设计选择让布线更加灵活。 三、LC双芯连接器 这款LC双芯光纤连接器优于传统双芯连接器,创新性的提供了一种快捷解锁的解决方案。相比于传统的单联连接器,该双联连接器只需要一次按压,即可以进行双联解锁。此款双芯连接器的设计有两处优点,一是长把手,二是低把手。长把手的独特设计是为了在高密度的布线环境中,操作人员手能触碰的解锁范围增大,可以简单快速的解锁,插拔方便,更为便利。低把手则是,把手的整体高度不超过紧凑型的适配器高度。普通的双芯连接器的把手部分都会略高于适配器,这样的话在布线安装过程中就会占用的空间多一些。而这款lc双芯连接器低把手设计可以节省更多的空间,在数据中心高密度的环境中,多个连接器节省下来的空间合并出来则有很大的优势。 四、MPO连接器,带拉杆设计 亿源通独家设计了一款带推拉杆的MPO光纤连接器,方便高密度环境中连接器安装或解锁。 在高密度面板、配线箱、机箱等布线环境中,安装或拆卸光纤跳线常常变得比较困难,传统MPO跳线安装是需要用手拿住外框进行插拔,在高密度狭小的环境很不便于操作,特别是对于这些中间空间的跳线。而推拉式拉杆设计则解决了该问题。它与传统连接器具有相同的组件和内部结构,唯一区别就是连接器上附加了一个用于推拉整个连接器的拉杆,这个设计让MPO跳线的插入和拔出更加容易,大大简化了MPO连接器的使用,操作人员只需一只手即可在高密度环境中完成安装和解锁过程,而无需其他工具。而且此推拉杆设计并不会增加占用连接器任何垂直空间,同样满足高密度应用需求。 五、LC内置遮光板适配器 内置遮光板适配器可保护插芯的同时,能够起到防尘防光的作用。 六、一体式SC型MPO适配器 七、带锁连接器 SC/LC/MPO型 MPO带锁连接器 MPO带锁连接器是新开发的一种可适配于常规MPO连接器的安全锁部件,装上锁部件的MPO连接器,插入适配器即为锁定状态,需要将锁部件取下后方可拔出连接器。装有安全锁的MPO连接器并不会对连接器原有的高度、密度等造成影响,同样适配常规适配器、光模块等。操作无需工具,简单便捷,可有效避免因失误而解锁连接器,和不断插拔导致插芯沾染灰尘。 SC带锁连接器 SC带锁连接器是在连接器机身中设计了独特的键控细节,只要插入适配器中,即被锁住,无法拔出连接器。不同颜色的连接器对应相同颜色的钥匙才能开启锁拔出连接器。同样有适用于SC常规适配器的带锁防尘帽,可以起到防尘、锁定效果,对于一些暂未使用的光纤端口,可以防止误插入。 LC带锁连接器 LC带锁连接器是在LC双芯连接器上安装一个安全带锁夹子部件,只需将带有锁部件的连接器插入适配器即为锁定状态,需要使用配备的解锁钥匙才可以拔出连接器。同时还有适用于LC适配器的带锁防尘帽,都可用与安全夹子相同的钥匙解锁。移除连接器上的安全锁的话也不会干扰LC适配器或者导致网络性能下降。 八、保偏光纤连接器 亿源通设计了一款能360度旋转插芯来对准“猫眼”的连接器,通过旋转固化后的插芯来代替旋转光缆纤芯,当“猫眼”对准后,再固定插芯尾炳,达到精准定位的目的。经过验证,亿源通这款保偏连接器,能达到对准角度偏差±1度以内,消光比能达到25dB以上。
  • 热度 7
    2018-3-26 11:45
    666 次阅读|
    0 个评论
    1、对于一组总线(地址,数据,命令)驱动多个(多达4,5个)设备(FLASH,SDRAM,其他外设...)的情况,在PCB布线时,采用那种方式? 布线拓扑对信号完整性的影响,主要反映在各个节点上信号到达时刻不一致,反射信号同样到达某节点的时刻不一致,所以造成信号质量恶化。一般来讲,星型拓扑结构,可以通过控制同样长的几个 stub,使信号传输和反射时延一致,达到比较好的信号质量。 在使用拓扑之间,要考虑到信号拓扑节点情况、实际工作原理和布线难度。不同的 buffer,对于信号的反射影响也不一致,所以星型拓扑并不能很好解决上述数据地址总线连接到flash和sdram的时延,进而无法确保信号的质量;另一方面,高速的信号一般在dsp和sdram之间通信,flash加载时的速率并不高,所以在高速仿真时只要确保实际高速信号有效工作的节点处的波形,而无需关注flash处波形;星型拓扑比较菊花链等拓扑来讲,布线难度较大,尤其大量数据地址信号都采用星型拓扑时。 附图是使用 Hyperlynx仿真数据信号在DDR——DSP——FLASH拓扑连接,和DDR——FLASH——DSP连接时在150MHz时的仿真波形。 可以看到,第二种情形, DSP处信号质量更好,而FLASH处波形较差,而实际工作信号时DSP和DDR处的波形。 2、在EMC测试中发现时钟信号的谐波超标十分严重,只是在电源引脚上连接去耦电容。在PCB设计中需要注意哪些方面以抑止电磁辐射呢? EMC的三要素为辐射源,传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波,首先看看它传播的途径。电源去耦是解决传导方式传播,此外,必要的匹配和屏蔽也是需要的。 3、导带,即微带线的地平面的铺铜面积有规定吗? 对于微波电路设计,地平面的面积对传输线的参数有影响。具体算法比较复杂(请参阅安杰伦的 EESOFT有关资料)。而一般PCB数字电路的传输线仿真计算而言,地平面面积对传输线参数没有影响,或者说忽略影响。 4、在PCB设计中,通常将地线又分为保护地和信号地;电源地又分为数字地和模拟地,为什么要对地线进行划分? 划分地的目的主要是出于 EMC的考虑,担心数字部分电源和地上的噪声会对其他信号,特别是模拟信号通过传导途径有干扰。至于信号的和保护地的划分,是因为EMC中ESD静放电的考虑,类似于我们生活中避雷针接地的作用。无论怎样分,最终的大地只有一个。只是噪声泻放途径不同而已。 5、频率30M以上的PCB,布线时使用自动布线还是手动布线;布线的软件功能都一样吗? 是否高速信号是依据信号上升沿而不是绝对频率或速度。自动或手动布线要看软件布线功能的支持,有些布线手工可能会优于自动布线,但有些布线,例如查分布线,总线时延补偿布线,自动布线的效果和效率会远高于手工布线。一般 PCB基材主要由树脂和玻璃丝布混合构成,由于比例不同,介电常数和厚度都不同。一般树脂含量高的,介电常数越小,可以更薄。具体参数,可以向PCB生产厂家咨询。另外,随着新工艺出现,还有一些特殊材质的PCB板提供给诸如超厚背板或低损耗射频板需要。 6、、PCB单层板手工布线时,跳线要如何表示? 跳线是 PCB设计中特别的器件,只有两个焊盘,距离可以定长的,也可以是可变长度的。手工布线时可根据需要添加。板上会有直连线表示,料单中也会出现。 7、采用4层板设计的产品中,为什么有些是双面铺地的,有些不是? 铺地的作用有几个方面的考虑: 1,屏蔽;2,散热;3,加固;4,PCB工艺加工需要。所以不管几层板铺地,首先要看它的主要原因。 这里我们主要讨论高速问题,所以主要说屏蔽作用。表面铺地对 EMC有好处,但是铺铜要尽量完整,避免出现孤岛。一般如果表层器件布线较多, 很难保证铜箔完整,还会带来内层信号跨分割问题。所以建议表层器件或走线多的板子,不铺铜。 8、布不同频率的时钟线时有什么相应的对策? 对时钟线的布线,最好是进行信号完整性分析,制定相应的布线规则,并根据这些规则来进行布线。 9、PCB单层板手工布线时,是放在顶层还是底层? 如果是顶层放器件,底层布线。 1 0在布时钟时,有必要两边加地线屏蔽吗? 是否加屏蔽地线要根据板上的串扰 /EMI情况来决定,而且如对屏蔽地线的处理不好,有可能反而会使情况更糟。 以上即是 PCB设计 中十个精华回答,希望在 PCB 设计中有帮助 ,下期预告: “ PCB设计 深度解答,老板要给你涨工资啦! ”
  • 热度 5
    2016-3-15 14:12
    926 次阅读|
    0 个评论
    了解ISP 布线   随着当前在线烧录协议高比特率的逐步发展,工程师们必须考虑到烧录器与烧录/测试设备之间的具体接线。     接线越短,信号传输速度越高   在线烧录 (ISP) 正在成为小型和大型原始设备供应商/电子制造服务商们的首选烧录方案。由于每家半导体制造商均推出其自有的烧录协议,每个器件家族拥有其独有的烧录接口。尽管如此,在这几年里,烧录典型的器件所需的接线数量已经减少了。现代器件只需要极少数的引脚进行烧录,在某些情况下,只需一根线(图一)。     图一   与此同时,非易失性存储器存储容量在迅速地增长(图二)。   图二 为了保持较短的烧录时间,ISP接线必须对应保持较高的通讯比特率,为了满足这一要求,烧录/测试设备内部的ISP接线布线必须谨慎考虑。     治具布线   通常情况下,自动测试设备(ATE)对放在客制化的、指定单元的测试治具内的待测物(UUT)进行参数和功能测试。这台测试治具连接几组ATE控制线到不同的待测物测试点,此台治具也同样用于对待测物上的目标器件(或待烧录器件)进行在线烧录。在线烧录通常在零件参数测试后、功能测试前进行。多连板烧录增加了治具内布线的复杂性,数百个针点也并不罕见(图三)。   图三   虽然电路板测试需要的连接线绝大多数都是低速传输线,但是用于烧录的布线必须作为现代ISP的高速传输加以考虑。     ISP 布线问题   导致ISP布线问题的最重要的因素之一是接线长度。通常(但是测试工程师们并不是都知道),保持ISP信号完整性始于降低接线长度至40-50cm。因此烧录器必须放置在离治具尽可能近的地方,最好在治具内。50cm限制不应被作为最大绝对值:长度由采用的ISP协议决定。异步通讯协议,如UART,允许稍长的接线,Freescale的BDM协议,则由于其高比特率和驱动特性,要求更短的布线。 在电气通讯领域一个重要的角色由传输线担当。由于大量的连接线和其连接类型(通常是绕线),治具布线采用典型的规格为AWG 20至30的单芯绝缘线。 由于几乎所有的可编程器件(串行存储器、微控制器等)具有单端特性,CMOS接线,市场上几乎所有的在线烧录器都具有单端特性,ISP接线采用CMOS驱动(图四)。   图四   这种传输方式比差分输入容易实现,但其排除共模干扰的能力较弱。烧录器和待烧录器件通常共用相同的接地,并且伴随着同时活跃的几路数字信号线,电噪声也随之增加到发送端和接收端,可能导致传输发生错误。图五显示共模干扰对信号的影响。   图五   另一个干扰源便是串扰现象,串扰在一个信号影响另一个附近信号时发生。通常是与最近的信号电容性耦合,但是其它形式的耦合和信号的进一步影响有时也很重要。图六显示治具内两个导体间产生的串扰的示例。     图六                                                           图七 CH1信号被CH2信号影响,CH2信号边沿越陡,CH1线阻越高,串扰越强。ISP协议如I2C, ICC等,在通过开漏驱动获得高逻辑状态的地方,更容易遭受串扰。 为了降低串扰,应该在屏蔽信号(只有一端连接到地,通常在烧录器侧)与主信号布在一起的地方采用双绞线(也可选用同轴电缆),图七显示这样布线的好处,图八显示怎样实现双绞。   图八     高速信号   串扰影响会与现代在线烧录器产生互扰,为了达到如今ISP协议的较高比特率,工程师们采用高速信号端引线驱动。而为了帮助避开串扰,应该在治具针板上覆盖接地平面。此外,接地连接线应该多接几根,所有的烧录器接地线应该分别连接到治具的接地针点上,并且这些线应该互相连通,图九所示。   图九     阻抗匹配   阻抗匹配是可改善信号传送的另一个因素。传输线在当其阻抗特性(Zo)等于传送阻抗特性(ZoTX)和接收阻抗特性(ZoRX)时被称为是“匹配”。当传输匹配时,信号的反射和干扰均为零(图十)。   图十   在真实世界条件下,完美的阻抗匹配是不可能获取的。特别地,烧录器的输出阻抗(ZoTX)的典型值为几百欧姆,与此同时单片机的输入阻抗(ZoRX)通常在成百上千欧姆,被传输线钳制的待测物的外部电路可能会更糟。未匹配传输线示例,见图十一。   图十一   一个强负脉冲在信号上出现,一个加在信号和地之间的下拉电阻弱化了这个现象。一个390欧姆的电阻(根据经验推算)加在接触点和治具地平面之间,图十二显示下拉电阻的影响。   图十二 不管怎样,下拉电阻在传输端引出了一个很大的电流,电流值为I = 5V / 390Ohm = 13mA,这等同于CMOS接线的最大源电流。建议使用无感电阻,如碳膜电阻。     眼图   眼图可以用来评估传输线的质量。用一个示波器跨接在接收滤波器的输出端,然后调整示波器扫描周期,使示波器水平扫描周期与接收码元的周期同步,这时示波器屏幕上看到的图形就称为眼图。一个开眼模式相当于最小的信号失真,由于串扰干扰和噪声的信号波形的失真,出现作为封闭的眼图。图十三显示从SPI烧录协议MOSI信号脚捕获的眼图。   图十三   如果信号太长、太短、系统时钟不同步,太高、太低、太干扰,或变化太慢,或有太多负脉冲或过脉冲,都可以在眼图中观察到。虽然建议使用眼图分析来排除信号故障,但这不是强制的,在ISP过程中,传统的信号捕捉范围已足以评价设备连接的质量。
  • 热度 8
    2013-12-2 11:35
    3733 次阅读|
    5 个评论
              如下为收集到的资料,可是没有实力,还是不能完全理解,还肯请各位帮忙提供具体例子,Buddy 兄在此谢各位了.   1,在电路中没有任何功能,只是在PCB上为了调试方便或兼容设计等原因。 2,可以做跳线用,如果某段线路不用,直接不贴该电阻即可(不影响外观) 3,在匹配电路参数不确定的时候,以0欧姆代替,实际调试的时候,确定参数,再以具体数值的元件代替。 4,想测某部分电路的耗电流的时候,可以去掉0ohm电阻,接上电流表,这样方便测耗电流。 5,在布线时,如果实在布不过去了,也可以加一个0欧的电阻 6,在高频信号下,充当电感或电容。(与外部电路特性有关)电感用,主要是解决EMC问题。如地与地,电源和IC Pin间 7,单点接地(指保护接地、工作接地、直流接地在设备上相互分开,各自成为独立系统。) 8,熔丝作用 *模拟地和数字地单点接地*   只要是地,最终都要接到一起,然后入大地。如果不接在一起就是"浮地",存在压差,容易积累电荷,造成静电。地是参考0电位,所有电压都是参考地得出的,地的标准要一致,故各种地应短接在一起。人们认为大地能够吸收所有电荷,始终维持稳定,是最终的地参考点。虽然有些板子没有接大地,但发电厂是接大地的,板子上的电源最终还是会返回发电厂入地。如果把模拟地和数字地大面积直接相连,会导致互相干扰。不短接又不妥,理由如上有四种方法解决此问题: 1、用磁珠连接; 2、用电容连接; 3、用电感连接; 4、用0欧姆电阻连接。   磁珠的等效电路相当于带阻限波器,只对某个频点的噪声有显著抑制作用,使用时需要预先估计噪点频率,以便选用适当型号。对于频率不确定或无法预知的情况,磁珠不合。   电容隔直通交,造成浮地。   电感体积大,杂散参数多,不稳定。   0欧电阻相当于很窄的电流通路,能够有效地限制环路电流,使噪声得到抑制。电阻在所有频带上都有衰减作用(0欧电阻也有阻抗),这点比磁珠强。 *跨接时用于电流回路*   当分割电地平面后,造成信号最短回流路径断裂,此时,信号回路不得不绕道,形成很大的环路面积,电场和磁场的影响就变强了,容易干扰/被干扰。在分割区上跨接0欧电阻,可以提供较短的回流路径,减小干扰。 *配置电路*   一般,产品上不要出现跳线和拨码开关。有时用户会乱动设置,易引起误会,为了减少维护费用,应用0欧电阻代替跳线等焊在板子上。 空置跳线在高频时相当于天线,用贴片电阻效果好。 *其他用途*   布线时跨线 调试/测试用 临时取代其他贴片器件 作为温度补偿器件   更多时候是出于EMC对策的需要。另外,0欧姆电阻比过孔的寄生电感小,而且过孔还会影响地平面(因为要挖孔)。        
  • 热度 18
    2012-3-28 14:30
    1455 次阅读|
    12 个评论
    刚开始硬件设计,特别是PCB中的一些东西不是很明白,问下大虾们如下问题: 一般pcb中差分对布线间距设置为多少?1w原则么? 有的说越靠近越好,总不能太靠近吧。 有的又说有计算方法,谁知道计算方法么? 请指教....
相关资源
广告