标签: ibis

　　为了进行电路模拟，必须先建立元器件的模型，也就是对于电路模拟程序所支持的各种元器件，在模拟程序中必须有相应的数学模型来描述他们，即能用计算机进行运算的计算公式来表达他们。 　　一个理想的元器件模型，应该既能正确反映元器件的电学特性又适于在计算机上进行数值求解。一般来讲，器件模型的精度越高，模型本身也就越复杂，所要求的模型参数个数也越多。这样计算时所占内存量增大，计算时间增加。而集成电路往往包含数量巨大的元器件，器件模型复杂度的少许增加就会使计算时间成倍延长。反之，如果模型过于粗糙，会导致分析结果不可靠。因此所用元器件模型的复杂程度要根据实际需要而定。 　　在基于信号完整性计算机分析的PCB设计方法中，最为核心的部分就是pcb板级信号完整性模型的建立，这是与传统的设计方法的区别之处。SI模型的正确性将决定设计的正确性，而SI模型的可建立性则决定了这种设计方法的可行性。 　　目前构成器件模型的方法有两种：一种是从元器件的电学工作特性出发，把元器件看成‘黑盒子’，测量其端口的电气特性，提取器件模型，而不涉及器件的工作原理，称为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模和使用简单方便，节约资源，适用范围广泛，特别是在高频、非线性、大功率的情况下行为级模型几乎是唯一的选择。缺点是精度较差，一致性不能保证，受测试技术和精度的影响。另一种是以元器件的工作原理为基础，从元器件的数学方程式出发，得到的器件模型及模型参数与器件的物理工作原理有密切的关系。SPICE模型是这种模型中应用最广泛的一种。其优点是精度较高，特别是随着建模手段的发展和半导体工艺的进步和规范，人们已可以在多种级别上提供这种模型，满足不同的精度需要。缺点是模型复杂，计算时间长。 　　一般驱动器和接收器的模型由器件厂商提供，传输线的模型通常从场分析器中提取，封装和连接器的模型即可以由场分析器提取，又可以由制造厂商提供。 　　在电子设计中已经有多种可以用于PCB板级信号完整性分析的模型，其中最为常用的有三种，分别是SPICE、IBIS和Verilog-AMS、VHDL-AMS。 　　一、SPICE模型 　　Spice 是SimulationProgramwithIntegratedCircuitEmphasis的缩写，是一种功能强大的通用模拟电路仿真器，已经具有几十年的历史了，该程序是美国加利福尼亚大学伯克利分校电工和计算科学系开发的，主要用于集成电路的电路分析程序中，Spice的网表格式变成了通常模拟电路和晶体管级电路描述的标准，其第一版本于1972年完成，是用Fortran语言写成的，1975年推出正式实用化版本，1988年被定为美国国家工业标准，主要用于IC，模拟电路，数模混合电路，电源电路等电子系统的设计和仿真。由于Spice仿真程序采用完全开放的政策，用户可以按自己的需要进行修改，加之实用性好，迅速得到推广，已经被移植到多个操作系统平台上。 　　自从Spice问世以来，其版本的更新持续不断，有Spice2、Spice3等多个版本，新版本主要在电路输入、图形化、数据结构和执行效率上有所增强，人们普遍认为Spice2G5是最为成功和有效的，以后的版本仅仅是局部的变动。 　　同时，各种以伯克利的Spice仿真程序的算法为核心的商用Spice电路仿真工具也随之产生，运行在PC和UNIX平台，许多都是基于原始的 SPICE2G6版的源代码，这是一个公开发表的版本，它们都在Spice的基础上做了很多实用化的工作，比较常见的Spice仿真软件有Hspice、 Pspice、Spectre、Tspice、 　　SmartSpcie、IsSpice等，虽然它们的核心算法雷同，但仿真速度、精度和收敛性却不一样，其中以Synopsys公司的Hspice和Cadence公司的Pspice最为著名。Hspice是事实上的Spice工业标准仿真软件，在业内应用最为广泛，它具有精度高、仿真功能强大等特点，但它没有前端输入环境，需要事前准备好网表文件，不适合初级用户，主要应用于集成电路设计；Pspice是个人用户的最佳选择，具有图形化的前端输入环境，用户界面友好，性价比高，主要应用于PCB板和系统级的设计。 　　SPICE仿真软件包含模型和仿真器两部分。由于模型与仿真器是紧密地集成在一起的，所以用户要添加新的模型类型是很困难的，但是很容易添加新的模型，仅仅需要对现有的模型类型设置新的参数即可。 　　SPICE模型由两部分组成：模型方程式(ModelEquations)和模型参数(ModelParameters)。由于提供了模型方程式，因而可以把SPICE模型与仿真器的算法非常紧密地联接起来，可以获得更好的分析效率和分析结果。 　　现在SPICE模型已经广 泛应用于电子设计中，可对电路进行非线性直流分析、非线性瞬态分析和线性交流分析。被分析的电路中的元件可包括电阻、电容、电感、互感、独立电压源、独立电流源、各种线性受控源、传输线以及有源半导体器件。SPICE内建半导体器件模型，用户只需选定模型级别并给出合适的参数。 　　采用SPICE模型在PCB板级进行SI分析时，需要集成电路设计者和制造商提供详细准确描述集成电路I/O单元子电路的SPICE模型和半导体特性的制造参数。由于这些资料通常都属于设计者和制造商的知识产权和机密，所以只有较少的半导体制造商会在提供芯片产品的同时提供相应的SPICE模型。 　　SPICE模型的分析精度主要取决于模型参数的来源(即数据的精确性)，以及模型方程式的适用范围。而模型方程式与各种不同的数字仿真器相结合时也可能会影响分析的精度。除此之外，PCB板级的SPICE模型仿真计算量较大，分析比较费时。 　　二、IBIS模型 　　IBIS 是I/OBufferInformationSpecification的缩写，它是一种基于I/V曲线的对I/OBUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高速电路设计中的计算与仿真。 　　为了制定统一的IBIS格式，EDA公司、IC供应商和最终用户成立了一个IBIS格式制定委员会，IBIS公开论坛也随之诞生，它是由一些EDA厂商、计算机制造商、半导体厂商和大学组成的。 　　在1993 年，格式制定委员会推出了IBIS的第一个标准Version1.0，以后不断对其进行修订，现在的最新正式版本是2004年公布的 Version4.1，V4.1主要加入了对多语言模型的支持，包括BerkeleySPICE,VHDL-AMS和Verilog-AMS，IBIS模型具备了对整个系统建模的能力，模型应用的范围得到了很大的扩充，但是这需要同时支持这些模型的混合仿真引擎才能进行仿真，因此模型的软件的大规模应用还有待时日。IBIS标准已经得到了EIA的认可，被定义为ANSI/EIA-656-A标准。每一个新的版本都会加入一些新的内容，但这些新内容都只是一个IBIS模型文件中的可选项目而不是必须项目，这就保证了IBIS模型的向后兼容性能。 　　现在，已经有几十个EDA公司成为IBIS公开论坛的成员，支持IBIS的EDA公司提供不同器件的IBIS模型以及软件仿真工具。有越来越多的半导体厂商开始提供自己产品的IBIS模型。由于 IBIS模型无需描述I/O单元的内部设计和晶体管制造参数，因而得到了半导体厂商的欢迎和支持。现在各主要的数字集成电路制造商都能够在提供芯片的同时提供相应的IBIS模型。 　　IBIS规范本身只是一种文件格式，它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。 　　IBIS 模型仅提供驱动器和接收器的行为描述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用IBIS模型来说明它们最新的门级设计工作，而不会给其竞争对手透露过多的产品信息。并且，因为IBIS是一个简单的模型，在进行PCB板级仿真采用查表计算，因而计算量较小，比相应的全Spice三极管级模型仿真要节省10～15倍的计算量。 　　IBIS提供两条完整的I/V曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。I/V曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。IBIS模型的分析精度主要取决于I/V和V/T表的数据点数和数据的精确度。 　　与Spice模型相比，IBIS模型的优点可以概括为： 　　在I/O非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与ESD结构； 　　提供比结构化的方法更快的仿真速度；v 　　可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析的信号完整性问题包括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为及一些用物理测试无法解决的情况；v 　　模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；v 　　兼容工业界广泛的仿真平台，几乎所有的信号完整性分析工具都接受IBIS模型。v 　　当然，IBIS不是完美的，它也存在以下缺点： 　　许多芯片厂商缺乏对IBIS模型的支持。 　　而缺乏IBIS模型，IBIS工具就无法工作。虽然IBIS文件可以手工创建或通过S pice模型自动转换，但是如果无法从厂家得到最小上升时间参数，任何转换工具都无能为力 　　IBIS不能理想地处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的电路； 　　IBIS缺乏对地弹噪声的建模能力。IBIS模型2.1版包含了描述不同管脚组合的互感，从这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模方式，当输出由高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行为。v 　 　三、Verilog-AMS模型和VHDL-AMS模型 　　与Spice 模型和IBIS模型相比，Verilog-AMS和VHDL-AMS模型出现的时间要晚些，是一种行为模型语言。作为硬件行为级的建模语言， Verilog-AMS和VHDL-AMS分别是Verilog和VHDL的超集，而Verilog-A则是Verilog-AMS的一个子集。 　　在模拟/混合信号（AMS）语言中，与SPICE和IBIS模型不同的是，在AMS语言中是由用户来编写描述元器件行为的方程式。与IBIS模型相类似， AMS建模语言是独立的模型格式，可以应用在多种不同类型的仿真工具中。AMS方程式还能够在多种不同的层次上来编写：晶体管级、I/O单元级、I/O单元组等，唯一的要求是制造商能够写出描述端口输入/输出关系的等式。 　　实际上，AMS模型还能够被用于非电的系统元件上。一般地，可以把模型写得简单些可以加快仿真的速度，一个更详细的模型往往需要更多的时间来仿真。在某些情况下，一个相对简单的行为模型比Spice模型还要精确些。 　　由于Verilog-AMS和VHDL-AMS都是一种新的标准，被采纳也只是近5年的事情，迄今为止只有少数的半导体厂商能够提供AMS模型，目前能够支持AMS的仿真器也比SPICE和IBIS的要少。但AMS模型在PCB板级信号完整性分析中的可行性和计算精度毫不逊色于SPICE和IBIS模型。 　　3.21999 　　4.12004VHDL-AMS1999 　　Verilog-AMS1998 　　4模型的校验 　　不管你决定选择何种模型和仿真工具，你所使用的方法必须是有效的。至少，模型的准确性、完整性必需得到保证。例如，一个接收器的IBIS模型必需包括 Vinl和Vinh的值，驱动器的IBIS模型必需包括Vmeas的值。IBIS模型的数据表可以通过图形化的显示工具来检查，比如Mentor的 VisualIBISEditor或Cadence的ModelIntegrity工具。 　　同时，模型还必需能通过仿真器的检验，一个简单的点到点的互连可以被用来校验模型，比如检测是否存在收敛性问题，注意互连必需包括至少一段传输线，这样才能观察到反射、过冲和嵌位二极管的嵌位特性。 　　最终，模型还要通过实际的硬件测试进行再次校验。当然，器件的实际工作条件不可能完全符合仿真的参数，得到的测量数据与仿真结果无法完全一致，但是反映出来的器件特性应该吻合，比如在同样的负载条件下，边缘的斜率、过冲的幅度、信号的曲线形状等应该相似。 　　5模型的选用 　　由于目前还没有一种统一的模型来完成所有的PCB板级信号完整性分析，因此在高速数字PCB板设计中，需要混合上述几种模型来最大程度地建立关键信号和敏感信号的传输模型。 　　对于分立的无源器件，可以寻求厂家提供的SPICE模型，或者通过实验测量直接建立并使用简化的SPICE模型，或者使用专门的建模工具（如三维、二维的电磁场模型提取软件）建模。 　　对于关键的数字集成电路，则必须寻求厂家提供的模型，如IBIS模型或Spice。目前大多数集成电路设计和制造商都能够通过Web网站或其它方式在提供芯片的同时提供所需的IBIS模型，IBIS模型一般不提供，如需要可以找厂家索取。 　　对于非关键的集成电路，若无法得到厂家的IBIS模型，还可以依据芯片引脚的功能选用相似的或缺省的IBIS模型。当然，也可以通过实验测量来建立简化的IBIS模型。 　　对于PCB板上的传输线，在进行信号完整性预分析及解空间分析时可采用简化的传输线SPICE模型，而在布线后的分析中则需要依据实际的版图设计使用完整的传输线SPICE模型。如果需要更精确的分析，需要对传输线进行准确建模，可以利用二维或三维的模型提取工具。

　　IBIS(Input/OutputBufferInformationSpecification)模型是基于V/I曲线的对I/OBuffer快速准确建模的方法，其目的是提供一种集成电路制造商与仿真软件供应商以及设计工程师之间相互交换电子元件仿真数据的标准方法。IBIS是一种行为模型，它不是从要仿真的元件的结构出发定义的，而是从元件的行为出发定义的。IBIS本身是一种标准的文本格式，它记录驱动器和接收器的不同参数，如驱动源输出阻抗、上升/下降时间以及输入负载等参数，但它不说明这些记录参数是如何使用的。 　　IBIS模型分为驱动器模型和接收器模型，如下图示： 　　Pullup/pulldown：标准输出缓冲器的上拉和下拉晶体管，用直流I/V数据表来描述它们的行为。 　　Powerclamp/gndclamp：静电放电和钳位二极管，用直流I/V数据表来描述它们的行为。 　　Ramp：表示输出从一个逻辑状态转换到另一个逻辑状态，用dV/dt来描述。 C_comp：硅晶圆电容，它是不包括封装参数的总输出电容。 　　R_pkg/L_pkg/C_pkg：封装带来的寄生电阻、电感和电容。 　　无论是驱动器模型还是接收器模型都是由两部分组成的：缓冲器结构模型（ section）和封装因子（ section）。 　　IBIS文件结构 　　IBIS文件包括了从行为上模拟一个器件的输入、输出和I/O缓冲器所需要的数据，它以ASCII的格式保存。IBIS文件的格式如下图示： 　　IBIS文件主要由三部分构成： 1.文件头描述：包括IBIS版本、文件名以及资料来源、修订等信息。 2.元件描述：该部分包含从数据手册中得到的元件引脚、封装电特性等信息，用关键字 和 说明。 3.模型描述：该部分描述电流、电压曲线和开关特性，模型用 、 、 、 和 等关键字说明， 后的参数定义了模型的类型（输入、输出、I/O、开漏极等）以及它的输入/输出电容。 　　IBIS模型有3组可能的值：min、max以及typ。 　　IBIS文件中的V/I曲线数据包括：pullup、pulldown、powerclamp、gndclamp四种，V/I曲线数据描述电压从-Vcc～+2Vcc的对应电流的情况，输入芯片的电流为正。 　　IBIS模型类型： 　　1.输入（input）：作为接收器，必须定义输入门限（Vinh、Vinl）、Powerclamp和gndclamp； 　　2.输出（output）：作为驱动器，必须定义powerclamp、gndclamp、pullup、pulldown、ramp（dV/dt），此外可以有输出高低电平门限（不属于IBIS模型规范）； 　　3.I/O：根据使能既可以作为驱动器也可以作为接收器； 　　4.三态（3-state）：通常作为驱动器，也可通过使能端关闭； 　　5.open_drain：典型的驱动器模型，有一个开路的上拉侧； 　　6.I/O_open_drain：具有I/O和open_drain双重特性； 　　7.open_sink：驱动器模型，有一个开路的上拉侧，由用户提供一个上拉的电阻和一个电压连接； 　　8.I/O_open_sink：具有I/O和open_sink双重特性； 　　9.open_source：驱动器的模型，有一个开路的下拉侧，由用户提供一个下拉电阻和地或电源的电压连接； 　　10.I/O_open_source：具有I/O和open_source双重特性； 　　11.ECL：EmitterCoupledLogic，包括input_ECL、output_ECL、I/O_ECL、3-state_ECL； 　　12.终端terminator：通常是输入模型，当没有数字逻辑门限时作为模拟的负载效应，如电阻、电容、二极管等。 　　参考资料： 　　Cadence高速PCB设计与仿真分析北京航空航天大学出版社黄豪佑等

        高速数字系统设计成功的关键在于保持信号的完整，而影响信号完整性(即信号质量)的因素主要有传输线的长度、电阻匹配及电磁干扰、串扰等。设计过程中要保持信号的完整性必须借助一些仿真工具，仿真结果对PCB布线产生指导性意见，布线完成后再提取网络，对信号进行布线后仿真，仿真没有问题后才能送出加工。目前这样的仿真工具主要有cadence、ICX、Hyperlynx等。Hyperlynx是个简单好用的工具，软件中包含两个工具LineSim和BoardSim。LineSim用在布线设计前约束布线和各层的参数、设置时钟的布线拓扑结构、选择元器件的速率、诊断信号完整性，并尽量避免电磁辐射及串扰等问题。BoardSim用于布线以后快速地分析设计中的信号完整性、电磁兼容性和串扰问题，生成串扰强度报告，区分并解决串扰问题。作者使用LineSim工具，对信号的阻抗匹配、传输线的长度、串扰进行了仿真分析，并给出了指导性结论。         阻抗匹配       高速数字信号的阻抗匹配非常关键，如果匹配不好，信号会产生较大的上冲和下冲现象，如果幅度超过了数字信号的阈值，就会产生误码。阻抗匹配有串行端接和并行端接两种，由于串行端接功耗低并且端接方便，实际工作中一般采用串行端接。以下利用Hyperlynx仿真工具对端接电阻的影响进行了分析。以74系列建立仿真IBIS模型如图1所示。仿真时选择一个发送端一个接收端，传输线为带状线，设置线宽0.2mm和介电常数为4.5(常用的FR4材料)，使传输线的阻抗为51.7Ω。设置信号频率为50MHz的方波，串行端接电阻Rs分别取0Ω、33Ω和100Ω的情况，进行仿真分析，仿真结果如图2所示。     图中分别标出了匹配电阻是0Ω、33Ω、100Ω时接收端的信号波形。从波形看出，0Ω时波形有很大的上冲和下冲现象，信号最差；100Ω时信号衰减较大，方波几乎变成了正弦波；而匹配电阻是33Ω时波形较好。理想的匹配电阻值，可以利用软件的terminatorWizard工具，自动根据器件的参数模型算出最佳匹配电阻为33.6Ω，实际应用中可以选用33Ω。利用仿真和器件的IBIS模型，可以很精确地知道匹配电阻值的大小，从而使信号完整性具有可控性。     图1　74系列仿真模型         图2　不同串行端接电阻的仿真结果        传输线长度的影响        在高速数字电路的设计中，除了阻抗匹配外，部分器件对传输线的长度有着严格的要求，信号频率越高，要求传输线的长度越短。以X1器件和X2器件为例建立仿真模型如图3所示。在仿真模型中加了33Ω的匹配电阻，选择仿真信号频率为66MHz方波，改变传输线长度分别为76.2mm和254mm时进行仿真。仿真结果如图4所示。       图3　X1、X2器件仿真模型         图4　不同长度传输线仿真结果         从图中看出，信号线加长后，由于传输线的等效电阻、电感和电容增大，传输线效应明显加强，波形出现振荡现象。因此在高频PCB布线时除了要接匹配电阻外，还应尽量缩短传输线的长度，保持信号完整性。         在实际的PCB布线时，如果由于产品结构的需要，不能缩短信号线长度时，应采用差分信号传输。差分信号有很强的抗共模干扰能力，能大大延长传输距离。差分信号有很多种，如ECL、PECL、LVDS等，表1列出LVDS相对于ECL、PECL系统的主要特点。LVDS的恒流源模式低摆幅输出使得LVDS能高速驱动，对于点到的连接，传输速率可达800Mbps，同时LVDS低噪声、低功耗，连接方便，实际中使用较多。LVDS的驱动器由一个通常为3.5mA的恒流源驱动对差分信号线组成。接收端有一个高的直流输入阻抗，几科全部的驱动电流流经10Ω的终端电阻，在接收器输入端产生约350mV电压。当驱动状态反转时，流经电阻的电流方向改变，此时在接收端产生有效的逻辑状态。图5是利用LVDS芯片DS90LV031、DS90LV032把信号转换成差分信号，进行长距离传输的波形图。在仿真时设置仿真频率为66MHz理想方波，传输距离为508mm，差分对终端接100Ω负载匹配传输线的差分阻抗。从仿真结果看，LVDS接收端的波形除了有延迟外，波形保持完好。     表1　LVDS、ECL、PECL逻辑标准对照表     图5　LVDS电路仿真结果        串扰分析        由于频率的提高，传输线之间的串扰明显增大，对信号完整性也有很大的影响，可以通过仿真来预测、模拟，并采取措施加以改善。以CMOS信号为例建立仿真模型，如图6所示。在仿真时设置干扰信号的频率为66MHz的方波，被干扰者设置为零电平输入，通过调整两根线的间距和两线之间平行走线的长度来观察被干扰者接收端的波形。仿真结果如图7，分别为间距是203.2mm、406。4mm时的波形。        图6　串扰模型        图7　不同间距的串扰仿真结果     从仿真结果看出，两线间距为406.4mm时，串扰电 平为200mV左右，203.2mm时为500mV左右。可见两线之间的间距越小串扰越大，所以在实际高速PCB布线时应尽量拉大传输线间距或在两线之间加地线来隔离。     结束语     在高速数字电路设计中，不用仿真而只凭传统的设计方法或经验很难预测和保证信号完整性，仿真已成为高速信号设计的必要手段，利用仿真可以预测信号的传输情况，从而提高系统的可靠性。

IBIS 理解说明 - --谨以此文献给初学SI 的艰苦岁月      IBIS 模型在做类似板级SI 仿真得到广泛应用。在做仿真的初级阶段，经常对于ibis 模型的描述有些疑问，只知道把模型拿来转换为软件所支持的格式或者直接使用，而对于IBIS 模型里面的数据描述什么都不算很明白，因此下面的一些描述是整理出来的一点对于ibis 的基本理解。在此引用很多presention来描述ibis 内容（有的照抄过来，阿弥陀佛，不要说抄袭，只不过习惯信手拈来说明一些问题），仅此向如muranyi 等ibis 先驱者致敬。本文难免有些错误或者考虑不周，随时欢迎进行讨论并对其进行修改！ IBIS 模型的一些基本概念     IBIS 这个词是Input/Output buffer information specification 的缩写。本文是基于IBIS ver3.2 所撰写出来（www.eigroup.org/IBIS/可下载到各种版本spec）,ver4.2增加很多新特性，由于在目前设计中没用到不予以讨论。。。     在业界经常会把spice 模型描述为transistor model 是因为它描述很多电路细节问题。而把ibis 模型描述为behavioral model 是因为它并不象spice 模型那样描述电路的构成，IBIS 模型描述的只不过是电路的一种外在表现，象个黑匣子一样，输入什么然后就得到输出结果，而不需要了解里面驱动或者接收的电路构成。因此有所谓的garbage in, garbage out，ibis 模型的仿真精度依赖于模型的准确度以及考虑的worse case，因此无论你的模型如何精确而考虑的worse case 不周全或者你考虑的worse case 如何周全而模型不精确，都是得不到较好的仿真精度。 IBIS 模型的构成     经典示意图如下：       从上图可以看出，基本的IBIS模型包括如下的一些信息（对于不同类型的model有一些信息会省略掉） VI 曲线: Pullup Pulldown POWER clamp GND clamp VT曲线: Rise waveform, Fall waveform     还有一些其它比较重要的信息比如Die capacitance: C_comp（最近好像那个muranyi对这个很感兴趣，一直发布presentation讨论怎么把这个做的更精确）以及RLC package parameter。至于一些基本的输入以及使能信息会在软件设置自动生成，不需要我们多关注。对于于ibis模型长什么样子，大家去micron主页ddr2 sdram模块下载几个io buffer看看是什么样。希望你先看看长啥样再看下面的一些说明。 IBIS 的应用场合     任何电路都可以用下面的模型（好像是Shannon 模型我不知道。。。）来描述 Driver -------------interconnect------------------Receiver     注意IBIS 模型描述的是Driver/Receiver 的行为特性而并不是它们的电路特性，因而内部的一些逻辑延时是没有考虑的（在此你就该好好明白为啥要区分Tco的概念），通过使用IBIS 模型，从而得出interconnect 对于电路的影响。在目前一些使用ibis model 仿真的软件中，在Cadence 里面，ibis 模型是转换为dml 格式，在Hyperlynx 里面直接调用ibis 模型。由于ibis 支持的buffer type 很多，每个类型都会有对应的格式以及需要包含的信息，常用有output, input 以及IO 模型，至于其他的模型，大家可以参照ibis 说明，有些些微的差异。 IBIS 模型中vi/vt 曲线的由来 有大牛的示意图形，不多说 Pull down 曲线由来（此曲线需要考虑与clamp 曲线重复的部分）   Ground clamp 曲线由来   Pull up 曲线由来（此曲线需要考虑与clamp 曲线重复的部分）   Power clamp 曲线由来       注意：ibis 里面定义电流流入方向为正；在此图中pull up 以及power clamp 曲线都没经过转化（传说的vcc relative 没出现，^_^，使用Vcc relative 从目前得到的解释是模型可以应用在兼容电压模式，举个例子2.5v 兼容3.3V 的器件，2.5v 和3.3v 工作状态下可以使用相同的模型而不用建立两模型描述单个器件） IBIS 模型在软件中的应用     目前高速信号软件大部分都是spice-compatible 软件，而且很多都内嵌field solver分析传输线，因而在仿真中势必会把ibis 模型的信息转换成spice 信息来使用，来看看ibis 模型是如何转换成spice 信息使用的。看下如下的示意图，  当外接fixture，此部分电路可以直接在spice 中求解     但是VI 曲线仅仅描述的是DC 状态，那么在ibis 模型中描述瞬态的vt 曲线如何 转换值得商讨，看以下的等效图   可以得出等式：－Iout=Ku*Ipu+Kd*Ipd+Ipc+Igc 如果rising/falling waveform 只有一条曲线，比如VCC+Rfixture，可假设   得方程   如果有两条曲线，比如VCC/GND+Rfixture，Ku 与Kd 独立解出，从而可以得出仿真的瞬态曲线 比较有趣的问题  Vi/Vt 曲线的匹配（参考hyperlynx 的帮助） 对于falling waveform R_fixture=50 Ohms and V_fixture=3.3V负载线与pull up 曲线交界为falling waveform 起始点，与pull down 曲线交界为falling waveform 终点（始终记住pull up 是Vcc relative 需要转换）   对于Rising waveform R_fixture=50 Ohms and V_fixture=3.3V 负载线与pull down 曲线交界为rising waveform 起始点，与pull up 曲线交界为rising waveform 终点 Package model 的应用 在ibis 里面有三个地方可以使用package model A， 语句里面，描述的是local package 参数，只有typ 值 B， 语句里面，描述的是global package 参数，有slow/typ/fast 取值 C， 里面，描述的是local package 参数，能带传输线，只有typ 值 Ramp 数值由来 测量vt 曲线 dv=（80％－20％）*（Vmaximum－Vminimum） dt= t - t 总结 1，很多人告诉我说想验证ibis 模型，比较好玩，实际上你用软件检查后你会发现很少有其它事情我们可以做的。。。毕竟，你不是做芯片的，不要扁我！对于有问题的ibis 模型，我们有办法做什么事情么？没有，但你一定要知道问题在那儿，灭那些芯片的而不用被他们嘲笑，哈哈。 2，关于ibis 的发展前途，从目前发展趋势，它的归宿只有两个: a 由于自动化的需要，迟早要成为一个编程语言，哈哈，又多一个求生的饭碗，大家快去学。。。 b 不要高兴太早，它有可能语法太庞大复杂最终被其它取代。。。 参考文献 1.Hyperlynx 帮助 2.The Development of Analog SPICE Behavioral Model Based on IBIS Model 3.Introduction to IBIS models and IBIS model making