tag 标签: c6000

相关博文
  • 热度 9
    2012-7-25 11:10
    706 次阅读|
    1 个评论
    从2005年开始,TI相继推出了C645x系列高性能定点DSP,C645x系列DSP 建立在最新的增强型C64x+ DSP内核架构基础之上,基于第三代超长指令结构VelociTI.3。C645x系列DSP主要针对各种基础局端设备应用,包括高端电信设备、无线基础局端以及视频与影像应用等领域。C645x系列DSP不仅为开发人员提供了两倍于 TMS320C641x DSP 的存储器容量与 I/O 带宽,还具备其它高级特性与功能,实现了以低成本满足新一代系统对更高处理性能与更大存储器容量的需求。 C645x系列DSP的主要特点与优势: ◆ 存储器容量与 I/O 带宽是 C641x 的两倍,主频高达1.2G, 峰值运算速度达9600 MMACS(MIPS),而价格与TMS320C6415 DSP 基本相当。 ◆ 增强型 C64x+ DSP 内核使系统性能提高了20%,代码长度缩短了20%~30%,同时与 TMS320C64x DSP 实现了 100% 的代码兼容性。 ◆ 存储器扩展接口增加支持高性能、大容量的DDR2 SDRAM。 ◆ Serial RapidIO (SRIO) 与千兆以太网 MAC 串行器/解串器 (SERDES) 接口支持高效互连通信,可实现高效的处理器间通信。 ◆ 新增49条指令。以乘法单元为例,该单元的改善及新增指令加大了乘法运算带宽,支持32位乘法和复数乘法,使每周期16×16的MAC数达8个,大大提升了DSP在处理DCT和FFT变换方面的性能。 ◆ 新增软件流水缓存(SPLOOP Buffer)。对原C64x内核(C62x和C641x使用的)的软件流水(Software Pipeline)进一步提升DSP的处理性能,它既可以战胜多周期指令延时对CPU处理性能的影响,还可以在流水线运行阶段的每个周期输出一个或多个处理结果。 ◆ 支持紧凑指令(Compact Instructions)。原C64x 内核只支持定长取指包,而C64x+内核支持带“头”的取指包,指令包头标注了该指令包中其它7个字中,哪些是32位的操作码,哪些是16位的操作码。支持紧凑指令可以节省程序存储空间;也能增添程序Cache的命中率
相关资源
  • 所需E币: 1
    时间: 2021-4-15 16:00
    大小: 11.48KB
    上传者: 西风瘦马
    C6000实现MPEG-2算法源码
  • 所需E币: 1
    时间: 2021-4-7 21:00
    大小: 1.35MB
    上传者: czd886
    基于C6000系列DSP的JPEG图像压缩技术研究.
  • 所需E币: 1
    时间: 2021-3-15 17:16
    大小: 305.02KB
    上传者: ZHUANG
    C6000与C2000系列DSP之间串行数据通讯的研究与实现
  • 所需E币: 3
    时间: 2019-12-25 22:56
    大小: 31.19KB
    上传者: 2iot
    我是已经从事DSP开发有几年了,看到许多朋友对DSP的开发非常感兴取,我结合这几年对DSP的开发写一写自己的感受,一家之言,欢迎指教。我上研究生的第一天起根据老板的安排就开始接触DSP,那时DSP开发在国内高校刚刚开始,一台DSP开发器接近一万还是ISA总线的,我从206开始240、2407A都作过产品,对5402、2812、5471在产品方案规划制定和论证时也研究过。由于方向所限对6X、8X系列没有接触。……
  • 所需E币: 4
    时间: 2019-12-25 15:57
    大小: 1.56MB
    上传者: 978461154_qq
    基于DSP系统开发过程……
  • 所需E币: 3
    时间: 2019-12-24 11:14
    大小: 33KB
    上传者: wsu_w_hotmail.com
    TIKeystone系列产品包含哪几类ARM的处理器?A:TIKeystone系列产品按照其产品定位以及应用领域主要采用ARMv7Cortex-A架构的处理器,目前主要有包含单核Cortex-A8的产品以及包含多核(1,2,4核)Cortex-A15的产品。C6000多核常见问题汇总1:ARMPart作者:TI公司deyisupport1.TIKeystone系列产品包含哪几类ARM的处理器?A:TIKeystone系列产品按照其产品定位以及应用领域主要采用ARMv7Cortex-A架构的处理器,目前主要有包含单核Cortex-A8的产品以及包含多核(1,2,4核)Cortex-A15的产品。2.TI产品集成的ARM处理器是否有功能上的裁剪?A:TI产品内集成的ARM处理器基本保留Cortex-A架构内的所有特性,最新的集成Cortex-A15的KeystoneII产品继承了Cortex-A架构的所有属性,包括安全扩展的TrustZone以及硬件虚拟化功能的支持。3.TI是否提供其产品中ARM上的编译器或是推荐用哪种编译器?A:目前TI没有相关ARM编译器的开发及支持计划,TI推荐使用开源交叉编译链Launchpad(Linaro组织下的编译非LinuxABI的编译器),由于ARM是这个组织的主要贡献者和开发者,所以该编译器对于ARM部分能够有很好的版本演进以及优化支持。4.TI的CCS是否可以像编译DSP那样通过图形界面编译ARM的工程?A:TI的CCS自v5.4.0开始集成基于了GCCv4.7.3的Luanchpad开源交叉编译链(CCS后续版本会随GCC版本演进而集成更新版本),用户可以不需要手工编写Makefile而通过CCS的图形界面来进行代码修改及编译。5.TI的CCS是否可以运行及调试其相应产品中的ARM工程?A:TI提供其集成ARM的产品的软件仿真器(Simulator),可以通过CCS进行加载及运行以进行代码仿真;并且支持在安装相应版本的Emulationpacket及驱动后连接TI相应产品的EVM板以在硬件上运……
  • 所需E币: 5
    时间: 2019-12-24 11:12
    大小: 217KB
    上传者: wsu_w_hotmail.com
    问:TIKeystonePCIE有几条Lane,最大带宽是多少?最多有几个port?答:有2条Lane,每个Lane的最大带宽是5Gbps,所以在2个Lane都使用的情况下,最大带宽是10Gbps。PCIE只有1个port,即无论使用1条Lane或者2条Lane,都只能外挂一个PCIE设备。C6000多核常见问题汇总3:PCIePart作者:TI公司deyisupport1.TIKeystonePCIE有几条Lane,最大带宽是多少?最多有几个port? 答:有2条Lane,每个Lane的最大带宽是5Gbps,所以在2个Lane都使用的情况下,最大带宽是10Gbps。PCIE只有1个port,即无论使用1条Lane或者2条Lane,都只能外挂一个PCIE设备。2.TIKeystonePCIE支持和PCI设备相连吗? 答:支持,但由于电气特性的差别,与PCI设备相连时,需要通过桥片或者Switch进行转换3.TIKeystonePCIE支持热插拔吗?答:暂时还不能支持HotPlug功能4.对于Inbound操作,如果 TLP的PCIEaddress满足多个BAR的匹配要求,那么inbound规则应该选取哪个BAR对应的IB_BAR配置呢?答:对于有TLPaddress落在多个BAR空间内的场景,TIPCIEIP所选取的Inbound翻译的机制是选择和TLPPCIEaddress最接近的BAR地址所映射的IBRegion寄存器组。这里最接近可以理解为比TLPPCIEaddress小的BAR地址中的最大值。5.对于RC作为64bit空间配置时,是否BAR0和BAR1全作为Addressspace0空间?答:是的,在这种模式下BAR0和BAR1会映射localapplicationregisters,localconfigurationaccesses,remoteconfigurationaccessesandremoteIOaccesses。因此RC不能通过BAR的映射规则来访问data空……
  • 所需E币: 5
    时间: 2019-12-24 11:13
    大小: 35KB
    上传者: 978461154_qq
    来源:TI公司deyisupport1.TI是否有相应产品中的ARM使用的Linux及U-boot版本及源码?A:TI提供其相应产品中ARM所使用的LinuxKernel及U-boot,由于新特性支持需要以及日后功能扩展考虑,目前提供的LinuxKernel及U-boot都是基于3.X版本的LinuxKernel且支持DTS,相关源码发布在arago的开源平台上,具体链接见内文。C6000多核常见问题汇总2:LinuxPart来源:TI公司deyisupport1.TI是否有相应产品中的ARM使用的Linux及U-boot版本及源码?A:TI提供其相应产品中ARM所使用的LinuxKernel及U-boot,由于新特性支持需要以及日后功能扩展考虑,目前提供的LinuxKernel及U-boot都是基于3.X版本的LinuxKernel且支持DTS,相关源码发布在arago的开源平台上,具体链接见下:66AK2H12U-boot:http://arago-project.org/git/projects/?p=linux-keystone.git;a=summary66AK2H12LinuxKernel:http://arago-project.org/git/projects/?p=u-boot-keystone.git;a=summary相关Git目录都包含多个版本,这些版本对应着(KeystoneI)SC-MCSDKv2.X或是(KeystoneII)MCSDKv3.X的相应发布版本号,这些SDK安装之后会包含相应版本LinuxKernel预编译好的uImage,rootfilesystem,Image,zImage和U-Boot预编译好的bin文件以及带SPL的bin文件,如果用户不需要修改的话可以直接将这些编译好的成品文件进行启动和运行。2.如何使用Git下载TI的ARM相关产品的Linux及U-boot源码并切换到相应版本?A:Git是常用的代码开发时使用的版本维护工具,具体使用请参考如下链接:http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/2507……
  • 所需E币: 4
    时间: 2019-12-24 11:11
    大小: 39KB
    上传者: 978461154_qq
    问:将MCSDK相关例程导入后编译不通过,可能都有哪些原因导致?答:工程编译出错的原因很多,下面列出两点通用的原因,具体问题还得具体分析:a)由于工程中可能使用绝对路径,所以工程更换路径后需要作出相应修改,可以通过project->properties->CCSBuild->C6000Compiler->includeoptions下面的includesearchpath确认是否符合当前工程的头文件所在路径;如果在工程中包含lib,则需要同时确认修改C6000linker->filesearchpath中的librarysearchpath;b)工程中可能使用link的方式加入源文件,所以在工程路径变更后,源文件路径可能变化,此时需要将link的源文件从工程中删除,然后将文件拖到工程中选择link即可。C6000多核常见问题汇总4:MiscPart作者:TI公司deyisupport1.将MCSDK相关例程导入后编译不通过,可能都有哪些原因导致?答:工程编译出错的原因很多,下面列出两点通用的原因,具体问题还得具体分析:a)由于工程中可能使用绝对路径,所以工程更换路径后需要作出相应修改,可以通过project->properties->CCSBuild->C6000Compiler->includeoptions下面的includesearchpath确认是否符合当前工程的头文件所在路径;如果在工程中包含lib,则需要同时确认修改C6000linker->filesearchpath中的librarysearchpath;b)工程中可能使用link的方式加入源文件,所以在工程路径变更后,源文件路径可能变化,此时需要将link的源文件从工程中删除,然后将文件拖到工程中选择link即可。 2.在进行程序性能测试时,发现运行cycle很长,可能的原因有哪些?答:a)在工程中加入正确的PLL及DDR初始化配置,可以加入gel文件,也可在源文件中加入相应初始化代码;b)使能cache配置,包括配置L1/L2cache,数据存放的memory通过配置MAR寄存器使能cache;c)尽可能将常用的大块数据放在LL2,降低数据读写时延;d)修改optimizationlevel为-o3。关于各函数的性能分析可以使用如下链接的工具,对于关键的算法代码可以参考C6000优化手册。C6000functionprofiletool:http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/25……
  • 所需E币: 3
    时间: 2019-12-22 04:27
    大小: 314.42KB
    上传者: 2iot
    为C6000DSP的FLASH启动配置二级bootloaderApplicationReportSPRA999A1May2006CreatingaSecond-LevelBootloaderforFLASHBootloadingonTMS320C6000PlatformWithCodeComposerStudioKimberlyDanielDigitalSignalProcessingSolutionsShivashankarGangadharGeorgeMockAlanCampbellABSTRACT……
  • 所需E币: 4
    时间: 2020-1-16 14:36
    大小: 286.15KB
    上传者: givh79_163.com
    ARM9CPU与C6000DSP的接口设计维普资讯http://www.cqvip.com/一、工业控制ARM9CPU与C6000DSP的接几设计谭树人,陈建民,徐(国防科技尢擘五院.湖南长沙伟410073)I引言嵌人式处娜器迎合f处制代.如用料lnI、操列泼系列DSP均使用VelocirI结椅.该结构是种高‘¨能的、先进的VIIW(非常}乏帕指令宁)纳恂.他C6(】(】0焉l删DSP成为多通道和多功能聪用的墩¨选择TM¥320C6000系列DSP进合于i{_}什姓理,像处!疗,作系统干¨瑚缎城几】数字f占号处器(DSP)适合r语爵f『『桃频脏川所前的实I时信处艘功能在牲制和计算兼睢的嵌人式系统设计中.Ih嵌^式处理器宴现褴个系统的拄制,由DSI,束执衍算礴f集操作.然后通垃一定的^法蛮现I人式处理{{:;‘DSP之ni=I的通协和数据变换足一种仪器和通信技术等领域TMS320I)M642星FMS32∽6o00系州DS[’。1最幽性能的定点DSI.汁算能力・720MH时钟rIJ达划l流行的疗沾拒这样呐系……
广告