标签: 设计经验

目的：基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。 1） ；基本设计规范 2） ；CPU基本知识、架构、性能及选型指导 3） ；MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导 4） ；网络处理器(INTEL、MOTOROLA、IBM)的基本知识、架构、性能及选型 5） ；常用总线的基本知识、性能详解 6） ；各种存储器的详细性能介绍、设计要点及选型 7） ；Datacom、Telecom领域常用物理层接口芯片基本知识，性能、设计要点及选型 8） ；常用器件选型要点与精华 9） ；FPGA、CPLD、EPLD的详细性能介绍、设计要点及选型指导 10） ；VHDL和Verilog ；HDL介绍 11） ；网络基础 12） ；国内大型通信设备公司硬件研究开发流程； 二．最流行的EDA工具指导 熟练掌握并使用业界最新、最流行的专业设计工具 1） ；Innoveda公司的ViewDraw，PowerPCB，Cam350 2） ；CADENCE公司的OrCad， ；Allegro，Spectra 3） ；Altera公司的MAX+PLUS ；II 4） ；学习熟练使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS ；II、ISE、FOUNDATION等工具； 5） ；XILINX公司的FOUNDATION、ISE 一． ；硬件总体设计 掌握硬件总体设计所必须具备的硬件设计经验与设计思路 1） ；产品需求分析 2） ；开发可行性分析 3） ；系统方案调研 4） ；总体架构，CPU选型，总线类型 5） ；数据通信与电信领域主流CPU：M68k系列，PowerPC860，PowerPC8240，8260体系结构，性能及对比； 6） ；总体硬件结构设计及应注意的问题； 7） ；通信接口类型选择 8） ；任务分解 9） ；最小系统设计； 10） ；PCI总线知识与规范； 11） ；如何在总体设计阶段避免出现致命性错误； 12） ；如何合理地进行任务分解以达到事半功倍的效果? 13） ；项目案例：中、低端路由器等 二． ；硬件原理图设计技术 ； 目的：通过具体的项目案例，详细进行原理图设计全部经验，设计要点与精髓揭密。 1） ；电信与数据通信领域主流CPU（M68k，PowerPC860，8240，8260等）的原理设计经验与精华； 2） ；Intel公司PC主板的原理图设计精髓 3） ；网络处理器的原理设计经验与精华； 4） ；总线结构原理设计经验与精华； 5） ；内存系统原理设计经验与精华； 6） ；数据通信与电信领域通用物理层接口的原理设计经验与精华； ； 7） ；电信与数据通信设备常用的WATCHDOG的原理设计经验与精华； 8） ；电信与数据通信设备系统带电插拔原理设计经验与精华； 9） ；晶振与时钟系统原理设计经验与精华； 10） ；PCI总线的原理图设计经验与精华； 11） ；项目案例：中、低端路由器等 三．硬件PCB图设计 目的：通过具体的项目案例，进行PCB设计全部经验揭密，使你迅速成长为优秀的硬件工程师 1） ；高速CPU板PCB设计经验与精华； 2） ；普通PCB的设计要点与精华 3） ；MOTOROLA公司的PowerPC系列的PCB设计精华 4） ；Intel公司PC主板的PCB设计精华 5） ；PC主板、工控机主板、电信设备用主板的PCB设计经验精华； 6） ；国内著名通信公司PCB设计规范与工作流程； 7） ；PCB设计中生产、加工工艺的相关要求； 8） ；高速PCB设计中的传输线问题； 9） ；电信与数据通信领域主流CPU（PowerPC系列）的PCB设计经验与精华； 10） ；电信与数据通信领域通用物理层接口(百兆、千兆以太网，ATM等)的PCB设计经验与精华； 11） ；网络处理器的PCB设计经验与精华； 12） ；PCB步线的拓扑结构极其重要性； 13） ；PCI步线的PCB设计经验与精华； 14） ；SDRAM、DDR ；SDRAM（125/133MHz）的PCB设计经验与精华； 15） ；项目案例：中端路由器PCB设计 四．硬件调试 目的：以具体的项目案例，传授硬件调试、测试经验与要点 1） ；硬件调试等同于黑箱调试，如何快速分析、解决问题？ 2） ；大量调试经验的传授； 3） ；如何加速硬件调试过程 4） ；如何迅速解决硬件调试问题 5） ；DATACOM终端设备的CE测试要求 五．软硬件联合调试 ； 1） ；如何判别是软件的错？ 2） ；如何与软件进行联合调试？ 3） ；大量的联合调试经验的传授； 目的：明确职业发展的方向与定位，真正理解大企业对人才的要求，明确个人在职业技能方面努力的方向。 1） ；职业生涯咨询与指导 2） ；如何成为优秀的硬件开发工程师并获取高薪与高职？ 3） ；硬件工程师的困境与出路 4） ；优秀的硬件工程师的标准

 一：成本节约 现象一：这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K 吧 点评：市场上不存在5K 的阻值，最接近的是 4.99K（精度1%），其次是5.1K（精度5%），其成本分别比精度为20%的4.7K 高4倍和2 倍。20%精度的电阻阻值只有1、1.5、2.2、 3.3、4.7、6.8几个类别（含10的整数倍）；类似地，20%精度的电容也只有以上几种值，如果选了其它的值就必须使用更高的精度，成本就翻了几倍，却不能带来任何好处。 现象二：面板上的指示灯选什么颜色呢？我觉得蓝色比较特别，就选它吧 点评：其它红绿黄橙等颜色的不管大小（5MM 以下）封装如何，都已成熟了几十年，价格一般都在5毛钱以下，而蓝色却是近三四年才发明的东西，技术成熟度和供货稳定度都较差，价格却要贵四五倍。目前蓝色指示灯只用在不能用其它颜色替代的场合，如显示视频信号等。 现象三：这点逻辑用74XX 的门电路搭也行，但太土，还是用CPLD吧，显得高档多了 点评：74XX的门电路只几毛钱，而CPLD至少也得几十块，（GAL/PAL虽然只几块钱，但公司不推荐使用）。成本提高了N倍不说，还给生产、文档等工作增添数倍的工作。现象四：我们的系统要求这么高，包括MEM、CPU、FPGA等所有的芯片都要选最快的 点评：在一个高速系统中并不是每一部分都工作在高速状态，而器件速度每提高一个等级，价格差不多要翻倍，另外还给信号完整性问题带来极大的负面影响。 现象五：这板子的PCB 设计要求不高，就用细一点的线，自动布吧 点评：自动布线必然要占用更大的PCB 面积，同时产生比手动布线多好多倍的过孔，在批量很大的产品中，PCB 厂家降价所考虑的因素除了商务因素外，就是线宽和过孔数量，它们分别影响到PCB 的成品率和钻头的消耗数量，节约了供应商的成本，也就给降价找到了 理由。 现象六：程序只要稳定就可以了，代码长一点，效率低一点不是关键 点评：CPU 的速度和存储器的空间都是用钱买来的，如果写代码时多花几天时间提高一下程序效率，那么从降低CPU 主频和减少存储器容量所节约的成本绝对是划算的。CPLD/FPGA设计也类似。 二：低功耗设计 现象一：我们这系统是220V供电，就不用在乎功耗问题了 点评：低功耗设计并不仅仅是为了省电，更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低，器件寿命则相应延长（半导体器件的工作温度每提高10度，寿命则缩短一半） 现象二：这些总线信号都用电阻拉一下，感觉放心些 点 评：信号需要上下拉的原因很多，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安级，现在的系统常常是地址数据各32 位，可能还有244/245 隔离后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了（不要用8 毛钱一度电的观念来对待这几瓦的功耗）。 现象三：CPU 和FPGA的这些不用的I/O 口怎么处理呢？先让它空着吧，以后再说 点评：不用的I/O 口如果悬空的话，受外界的一点点干扰就可能成为反复振荡的输入信号了，而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话，每个引脚也会有微安级的电流，所以最好的办法是设成输出（当然外面不能接其它有驱动的信号） 现象四：这款FPGA还剩这么多门用不完，可尽情发挥吧 点评：FGPA的功耗与被使用的触发器数量及其翻转次数成正比，所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100 倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。 现象五：这些小芯片的功耗都很低，不用考虑 点 评：对于内部不太复杂的芯片功耗是很难确定的，它主要由引脚上的电流确定，一个ABT16244，没有负载的话耗电大概不到1毫安，但它的指标是每个脚可驱动60 毫安的负载（如匹配几十欧姆的电阻），即满负荷的功耗最大可达60*16=960mA，当然只是电源电流这么大，热量都落到负载身上了。 现象六：存储器有这么多控制信号，我这块板子只需要用OE和WE信号就可以了，片选就接地吧，这样读操作时数据出来得快多了。 点评：大部分存储器的功耗在片选有效时（不论OE和WE如何）将比片选无效时大100 倍以上，所以应尽可能使用CS来控制芯片，并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。 现象七：这些信号怎么都有过冲啊？只要匹配得好，就可消除了 点 评：除了少数特定信号外（如100BASE-T、CML），都是有过冲的，只要不是很大，并不一定都需要匹配，即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50 欧姆，有的甚至20 欧姆，如果也用这么大的匹配电阻的话，那电流就非常大了，功耗是无法接受的，另外信号幅度也将小得不能用，再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同，也没办法做到完全匹配。所以对TTL、LVDS、422 等信号的匹配只要做到过冲可以接受即可。 现象八：降低功耗都是硬件人员的事，与软件没关系 点 评：硬件只是搭个舞台，唱戏的却是软件，总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的，如果软件能减少外存的访问次数（多使用寄存器变量、多使用内部CACHE 等）、及时响应中断（中断往往是低电平有效并带有上拉电阻）及其它争对具体单板的特定措施都将对降低功耗作出很大的献。   三：系统效率 现象一：这主频100M 的CPU 只能处理70%，换200M 主频的就没事了 点评：系统的处理能力牵涉到多种多样的因素，在通信业务中其瓶颈一般都在存储器上，CPU 再快，外部访问快不起来也是徒劳。 现象二：CPU 用大一点的CACHE，就应该快了 点 评：CACHE的增大，并不一定就导致系统性能的提高，在某些情况下关闭CACHE反而比使用CACHE还快。原因是搬到CACHE中的数据必须得到多次重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE，数据CACHE 即使打开也只局限在部分存储空间，如堆栈部分。同时也要求程序设计要兼顾CACHE的容量及块大小，这涉及到关键代码循环体的长度及跳转范围，如果一个循环刚好比CACHE大那么一点点，又在反复循环的话，那就惨了。 现象三：这么多任务到底是用中断还是用查询呢？还是中断快些吧 点 评：中断的实时性强，但不一定快。如果中断任务特别多的话，这个没退出来，后面又接踵而至，一会儿系统就将崩溃了。如果任务数量多但很频繁的话，CPU 的很大精力都用在进出中断的开销上，系统效率极为低下，如果改用查询方式反而可极大提高效率，但查询有时不能满足实时性要求，所以最好的办法是在中断中查询，即进一次中断就把积累的所有任务都处理完再退出。 现象四：存储器接口的时序都是厂家默认的配置，不用修改的 点评：BSP对存储器接口设置的默认值都是按最保守的参数设置的，在实际应用中应结合总线工作频率和等待周期等参数进行合理调配。有时把频率降低反而可提高效率，如RAM的存取周期是70ns，总线频率为40M 时，设3 个周期的存取时间，即75ns即可；若总线频率为50M时，必须设为4 个周期，实际存取时间却放慢到了 80ns。 现象五：一个CPU 处理不过来，就用两个分布处理，处理能力可提高一倍 点评：对于搬砖头来说，两个人应该比一个人的效率高一倍；对于作画来说，多一个人只能帮倒忙。使用几个CPU 需对业务有较多的了解后才能确定，尽量减少两个CPU 间协调的代价，使1+1 尽可能接近2，千万别小于1。 现象六：这个CPU 带有DMA模块，用它来搬数据肯定快 点 评：真正的DMA 是由硬件抢占总线后同时启动两端设备，在一个周期内这边读，那边些。但很多嵌入CPU内的DMA只是模拟而已，启动每一次DMA之前要做 不少准备工作（设起始地址和长度等），在传输时往往是先读到芯片内暂存，然后再写出去，即搬一次数据需两个时钟周期，比软件来搬要快一些（不需要取指令， 没有循环跳转等额外工作），但如果一次只搬几个字节，还要做一堆准备工作，一般还涉及函数调用，效率并不高。所以这种DMA只对大数据块才适用。 四：信号完整性 现象一：这些信号都经过仿真了，绝对没问题 点 评：仿真模型不可能与实物一模一样，连不同批次加工的实物都有差别，就更别说模型了。再说实际情况千差万别，仿真也不可能穷举所有可能，尤其是串扰。曾经 有一教训是某单板只有特定长度的包极易丢包，最后的原因是长度域的值是0xFF，当这个数据出现在总线上时，干扰了相邻的WE 信号，导致写不进RAM。其 它数据也会对WE 产生干扰，但干扰在可接受的范围内，可是当8 位总线同时由0 边1时，附近的信号就招架不住了。结论是仿真结果仅供参考，还应留有足够的余 量。 现象二：100M的数据总线应该算高频信号，至于这个时钟信号频率才8K，问题不大 点评：数据总线的值一般是由控制信号或时钟 信号的某个边沿来采样的，只要争对这个边沿保持足够的建立时间和保持时间即可，此范围之外有干扰也罢过冲也罢都不会有多大影响（当然过冲最好不要超过芯片 所能承受的最大电压值），但时钟信号不管频率多低（其实频谱范围是很宽的），它的边沿才是关键的，必须保证其单调性，并且跳变时间需在一定范围内。 现象三：既然是数字信号，边沿当然是越陡越好 点评：边沿越陡，其频谱范围就越宽，高频部分的能量就越大；频率越高的信号就越容易辐射（如微波电台可做成手机，而长波电台很多国家都做不出来），也就越容易干扰别的信号，而自身在导线上的传输质量却变得越差，因此能用低速芯片的尽量使用低速芯片，。 现象四：为保证干净的电源，去偶电容是多多益善 点评：总的来说去偶电容越多电源当然会更平稳，但太多了也有不利因素：浪费成本、布线困难、上电冲击电流太大等。去偶电容的设计关键是要选对容量并且放对地方，一般的芯片手册都有争对去偶电容的设计参考，最好按手册去做。 现象五：信号匹配真麻烦，如何才能匹配好呢？ 点 评：总的原则是当信号在导线上的传输时间超过其跳变时间时，信号的反射问题才显得重要。信号产生反射的原因是线路阻抗的不均匀造成的，匹配的目的就是为了 使驱动端、负载端及传输线的阻抗变得接近，但能否匹配得好，与信号线在PCB 上的拓扑结构也有很大关系，传输线上的一条分支、一个过孔、一个拐角、一个接 插件、不同位置与地线距离的改变等都将使阻抗产生变化，而且这些因素将使反射波形变得异常复杂，很难匹配，因此高速信号仅使用点到点的方式，尽可能地减少 过孔、拐角等问题。 五：可靠性设计 现象一：这块单板已小批量生产了，经过长时间测试没发现任何问题点评：硬件设计和芯片应 用必须符合相关规范，尤其是芯片手册中提到的所有参数（耐压、I/O 电平范围、电流、时序、温度PCB 布线、电源质量等），不能光靠试验来验证。公司有不 少产品都有过惨痛的教训，产品卖了一两年，IC厂家换了个生产线，咱们的板子就不转了，原因就是人家的芯片参数发生了点变化，但并没有超出手册的范围。如 果你以手册为准，那他怎么变化都不怕，如果参数变得超出手册范围了还可找他索赔（假如这时你的板子还能转，那你的可靠性就更牛了）。 现象二：这部分电路只要要求软件这样设计就不会有问题 点评：硬件上很多电气特性直接受软件控制，但软件是经常发生意外的，程序跑飞了之后无法预料会有什么操作。设计者应确保不论软件做什么样的操作硬件都不应在短时间内发生永久性损坏。 现象三：用户操作错误发生问题就不能怪我了 点评：要求用户严格按手册操作是没错的，但用户是人，就有犯错的时候，不能说碰错一个键就死机，插错一个插头就烧板子。所以对用户可能犯的各种错误必须加以保护。 现象四：这板子坏的原因是对端的板子出问题了，也不是我的责任点评：对于各种对外的硬件接口应有足够的兼容性，不能因为对方信号不正常，你就歇着了。它不 正常只应影响到与其有关的那部分功能，而其它功能应能正常工作，不应彻底**，甚至永久损坏，而且一旦接口恢复，你也应立即恢复正常。

         DSP 芯片是专用的数字信号处理器（Digital Signal Processor），它采用哈佛结数、流水线作业方式的并行处理技术，有专用的指令系统，尤其适用于数字信号的算法实现，编码变换等处理。          一般认为：70 年代后期推出的 Iatel 2920 是第一块脱离了通用型微处理器结构的 DSP芯片，1980年前后推出的μPD7720具有专门的硬件乘法器，从而被认为是第一块单片 DSP器件，1983年Ti 推出的TMS系列，标准着实时数字信号处理领域的重大突破。          目前DSP 主要生产商有：Anolog Devices 公司，其主要产品 ADSP2100 定点系列和ADSP21020定点系列；Motorola 公司其主要产品：Motorola DSP 5600定点系列和 Motorola 9600浮点系列；Texas Fustruments 公司，其主要产品：TMS320c2x/c5x/c54x 定点和 TMS3x/4x系列浮点。并且，Ti 公司宣传即将推出 TMS320C6X/C62XX 系列产品，速度1000MP1S 以上。Anolog Devices 公司也将推出高性能的 SHARC 产品。    DSP的特点   （1 ）DSP 总线结构都采用哈佛结构或改进的哈佛结构。    通用的微处理采用冯. 诺依曼结构，即程序指令和数据共用一个存储空间及单一的地址和数据总线。为进一步提高运算速度，以满足实时信号处理的要求，当前的DSP 芯片采用哈佛结构。所谓哈佛结构，是将指令和数据的存储空间分开。这样使得处理指令和处理数据可以同时进行，从而大大提高处理效率。    （2 ）采用流水线技术   DSP大多采用了流水线技术。计算机在进行一条指令时，要经过取指、译码、访问数据、执行等几个步骤，需若干个指令周期才能完成。流水线技术将各指令和执行时间可以重叠起来。即第一条指令取指后，在进行译码的同时，可进行第二条指令的取指；第一条指令访问数据时，第二条指令译码……。这样尽管每条指令的执行时间仍然是几个指令周期，但由于用了流水线的作业方式，使得总体处理速度大大提高。而DSP 所采用的指令与数据存储空间分开的哈佛结构，为实现流水线作业方式提供了方便。    （3 ）具有硬件乘法器和 MAC单元    在数字信号处理算法中，乘法和累加是最基本和大量的运算，例如在卷积运算、数字滤波、快速付里叶变换、相关计算、矩阵运算等算法中大多都有乘加（乘法和累加）运算。通用的乘法运算是采用软件实现的，往往一次乘法运算需要若干个机器周期才能完成。DSP中都设置了硬件乘法器和MAC乘加（乘法并累加）一类指令，取两个操作数到乘法器中作乘法，并将乘积加到累加器中，这些操作在DSP 芯片中往往可以在单个在指令周期内完成，使得DSP 作乘和累加这种数字信号处理基本运算的速度大为提高。    （4 ）具有循环寻址（circular addressing ）及位倒序（bit reverse）寻址功能。    为满足FFT 、卷积等数字信号处理的特殊要求，当前的DSP 大多在指令系统中设置了循环寻址及位倒序指令及其它特殊指令、体现在作这些运算时寻址、排序及计算机速度大大提高。    另外，DSP 系统设计和软件开发，往往需要相当规模的仿真调试系统，为方便用户的yf-f4-06-cjy  设计与调试，许多 DSP 在片上设置了仿真模块或仿真调试接口、如 Motorala 在DSP 片是设置了一个QnCE  (On-Chip Emalation)功能块、通过行脚、使用户可以检查片内存储器、寄存器及外设，用单步运行，设置断点、跟踪等方式控制与调试程序。Ti 则在DSP 片上设置了JIAG（Joint Test Aotion Group ）标准测试接口及相应的控制器。  在PC 机上插入一块调试插板，接通JIAG 接口，就可以在PC机上运行一个软件去控制它。   DSP有自己的汇编语言指令系统，为适用于高级语言编程，各公司也陆续推出适用于DSP 的高级语言编译器，主要是 C 语言编译器，也有 Ada、Pascal 等编译器，程序员可用高级语言编程，通过编译器，将程序汇编、连接成DSP 目标代码。    DSP应用领域 通信、声音/语音处理、仪器仪表、计算机、消费电子、军事   TMS320 C54X  DSP硬件结构 可见DSP 内部的程序总线P、数据总线D、控制总线C 和数据写存储器总线 E 都是独立分开的，以便于组件单元的并行处理和数据传送。   （1 ）程序总线 PB传送指令码和程序存储器的直接操作码。    （2 ）三束数据总线（CB、DB 和EB）相互连接起各个单元，如CPU 、数据地址产生逻辑（DAGEN）、程序地址产生逻辑（PAGEN）及其它芯片组件和数据存储器（其中CB、DB传送从数据存储器读出的数据，EB传送向存储器写的数据）。    （3 ）四束地址总线（PA B 、CAB、DAB和EAB ）传送指令执行期间所需的地址数据。    54X的存储器由程序空间、数据空间和输入/ 输出空间三个分开的空间组成，包括随机存取存储器RAM和只读存储器 ROM TMS 320 C54X CPU 包括：   a) 40-bit的算术逻辑单元（ALU）。可实现 2 个40bit操作数的算术逻辑运算，也可进行 布尔运算。   b) 2个40-bit 的累加器（A、B ）。可存储 ALU或乘/ 加（Multiplier/adder）运算的输出， 也可提供ALU的二次输入。累加器A 还可作乘/加运算的输入，每个累加器都可划分成以 下三部分：    i) 保留位（bit 39-32 ）；     ii) 高字节（bit31-16）；    iii) 低字节（bit15-0 ）。   c) 桶式移位器（Barrel  shiffer）。桶式移位器有一个来自 40bit的累加器（A 或B ）或 数据存储器（通过 CB或DB）的输出，其 40bit的输入，送到 ALU或到数据存储器（通过 EB）中。它可对输入产生0 －31bit的左移和0 ～16bit的右移。并由指令进行控制。   d) 17×17 －bit的乘法器。它实现两个 17bit操作数的乘运算，并与 40bit的加法器等共 同实现在一个指令周期内完成乘/ 加运算；和AKU共同在一个指令周期内完成并行的乘/ 累 加（MAC）运算。   e) 40-bit加法器（Adder(40)），配合Multiplier执行乘/ 加运算。   f) 比较、选择和存储单元（CSSU），实现累加器高、低字节中数据的大小比较测试或 控制标志位TC、状态寄存器ST0 和发送寄存器（TRN）以保持发送状态等。   g)数据地址产生单元（DAGEN）   h) 程序地址产生单元（PAGEN）    DSP外部信号引脚 （1 ）外部总线接口包括：（External  Bus   Iaterface ） （2 ）控制信号（Control Signals）  （3 ）晶振/ 时钟信号（Oscillator/Timer  Signals）  （4 ）缓冲串行口信号（Buffered Serial Ports Signals）  （5 ）TDM串口信号 （6 ）仿真信号（Emulation） （7 ）Host 接口 Host  Port  Interface DSP硬件设计的几个主要问题： （1 ）总线控制方案    （2 ）boot loading    （3 ）Hardware  wait_states    （4 ）I/O 与中断设计    （5 ）Memory  Map    （6 ）串口工作方式与时序设计    （7 ）TAP 接口   DSP开发系统仿真 Ti提供了TMS320C54X 与DSP 开发仿真环境，包括Simulator 和Emulator   Simulator是软件仿真器，它可仿真 54X 的全部指令、I/O 和主要外设功能，装入由汇编器/ 连接器产生的目标代码后，可连接或单步运行，仿真观察各存储器、寄存器的内容，以作汇编、编辑与修改等。   Emulator是PC机插件形式的硬件仿真器及开发系统；它具有良好的用户界面，可作全速的在线仿真。

       关于开发MSP430系列，网上的资源很多。TI给各位提供了那些资源呢？        总的说来，TI给工程师提供了七种资源： 用户指南，数据手册，应用报告，参考代码，选型指南，工具和免费软件 。   （1） 用户指南 ：英文名叫User Guides，目前根据MSP430型号的分类分别有4XX，2XX，1XX三种。用户指南包括的内通主要是MSP430的CPU架构，指令集，寻址方式，I/O，TIMER，寄存器，中断，各个功能模块(如ADC，DAC，OA，LCD)的原理，操作，寄存器等等430最核心的东西。国内那些430的中文书都是照这个来翻译的。推荐大家尽量的多读这个，这样才能把430搞的得心应手。   （2） 数据手册 ：英文名叫DATASheet，MSP430单片机的每一个型号都有一本数据手册。它主要是记载的你所使用的MSP430的电气参数，RAM情况，I/O分布，Flsash分布，模块/IO复用原理，各个功能模块的电气特性，封装尺寸等。数据手册是针对具体的一款型号的，在开发当中，需要根据数据手册的一些参数特性来确定自己的原理图，PCB等。   （3） 参考代码 ：TI为你写的参考程序，里面有各种指令，各个模块不同模式的操作等等。TI提供的代码非常丰富，所以很多工程师在开发中是直接COPY参考代码了，然后根据需求修改一下。   （4） 选型指南 ： 英文名为 Product Brochure，上面列举了所有的MSP430型号，各个型号间的差别以及1K以内的参考售价。 选型指南的下载地址： http://www-s.ti.com/sc/techlit/slab034   （5） 应用报告 ：英文名Application Notes,是TI将全世界的MSP430应用写成一篇篇的论文，然后附上程序，原理图给大家，帮助大家更快的设计出自己的产品。目前TI共提供200多篇应用报告，包括了消费类电子，医疗，仪器仪表，工业控制，通信，等等领域。应该说应用报告是TI 430的结晶。   （6） 工具和免费软件 ：TI为各位工程师提供了价廉的USB和并口开发工具，并且将原理图公布。TI也为大家提供了两种版本的开发软件。一种为4K C语言限制的KICKSTART版本，一种为30天时间限制的版本。 TI工具和免费软件的下载地址： http://focus.ti.com/mcu/docs/devtools.tsp?familyId=342templateId=5246navigationId=11476path=templatedata/cm/mcudyn/data/msp430_desres_devtools     MSP430基础介绍 Q1. MSP430使用8M的时钟刷新320 * 240的LCD点阵，不能及时刷新，而改用ARM后可以？ A1：以前的MSP430为8MIPS的速度，但是并非MSP430的指令都是一个CYC的，MSP430指令的执行时间依赖于指令形式，寻址方式。对于I/O操作的指令来说，消耗的指令周期为3个CYC，所以相对于I/O操作的效率并没有达到8MIPS。要解决这个问题，可以使用今后已经推出的2XX系列或即将推出的5XX系列，她们的频率最高分别可达到16M和25M。   Q2.MSP430直接操作FLASH，RAM，是否需要累加器作Buff？ A2:不需要，MSP430的寻址采用的Atomic的形式，任何地址的访问都可以做到直接访问，有效地解决了累加器的瓶颈。   Q3. MSP430单片机中乘法器是如何使用的？ A3：MSP430单片机中有很多带有硬件乘法器。如MSP430F149 在汇编中使用硬件乘法器只需要将乘数与被乘数放入相应得寄存器，经过一个CPU时钟后在将结果从寄存器中取出即可。可参考《MSP430X4XX Family User’s Guide》中的第七章。 在C语言中，乘法的运算会由编译器自动的放入乘法器完成，用户不用直接的去操作乘法器。   Q4. FW和FE的特点？ A4：MSP430FW42X是在MSP430F415的基础上集成了一个Scan IF 模块。Scan IF模块通过对LC传感器震荡幅值的检测来确定L所处的位置，经状态处理机和时间处理机得到物体运动的变化。目前被广泛用于Giant magneto-resistive、Hall-effect等领域。    MSP430FE42X是在MSP430F42X的基础上集成了一个电能计量模块(ESP430CE1)，利用这个模块，可以自动的算出电能表的常用参数如有功功率，无功功率，相位，频率，电压，电流等。用户只需要直接的去相应得寄存器读取就可以了。目前主要应用于单相电能表领域。   Q5.MSP430中，有些型号的单片机只有一个晶振的输入，是否只能用低频晶振了？ A5：MSP430所有单片机中都有晶振输入口LFXT1。LFXT1即允许接低速晶振(32k)，也允许接告诉晶振(450K – 8M (2XX为16M))。这些可以通过软件在DCO寄存器中配置。在只有一个晶振输入允许的情况下，推荐接入低速晶振。然后利用FLL+模块后或由Timer_A3配合，通过软件实现高速的频率要求。这样在低功耗的LPM3模式下，还能保持一个低速的时钟ACLK处于运行状态。 全新的MSP430F2XX系列   Q1.看门狗在LPM4模式下开启时的复位问题？ A1：MSP430F20xx内部有增强的看门狗电路，它具有时钟保护功能，即当看门狗电路工作时，如果软件将看门狗电路的时钟关闭，那么将会启动看门狗的动作，引起系统的复位。因为在LPM4模式下，所有的时钟将被关闭，那么此时如果看门狗电路已经被开启，那么它将引起系统的复位。   Q2.SD16在转换数据时，实际电路测试时发现在刚启动SD16的转换时数据不准确，要等一段时间数据才能稳定，请问是什么原因？ A2：请首先排除采样时钟的问题，如果采样时钟不稳定，会导致采样的数据不在预期的时间点上产生；如果采样时钟稳定，那么问题可能出现在SD16模块的数字滤波部分，因为数字滤波器需要建立的时间，所以需要增加2到3个采样周期，才可以得到比较准确的采样信号，请参看MSP430xF2xx User's Guide(TI文档号slau144)中12.2.7节Digital Filter中的介绍。   Q3 听说一个10位的ADC可以将它的采样精度提高到12位甚至14位，是怎么做到的？  A3：请参考“采用集成了运算放大器的FG43x构建便携式仪表”议题中的求和＋扰动电路，其主要是利用了过采样，通过提高采样的频率来得到较高的采样精度，是牺牲速度来换取精度的一种方法。其原理是利用过采样的方法(Oversampling)，即如果在直流输入信号上叠加一个交流（抖动）信号，并用比该交流信号频率高的多的采样频率进行采样，此时得到的数字输出值将是变化的，用这些采样结果的平均值表示模数转换器的转换结果便能得到比用同样模数转换高得多大的采样分辨率，详细的理论依据可参看有关过采样的理论或者ΣΔADC的原理。   Q4 为什么WDT+在关闭所有时钟后还能运行? A4 ：在上面已经提到，MSP430F2xx的WDT+模块具有时钟保护的模块，当关闭其时钟后，由于时钟保护模块的作用，将会引起系统的复位，以提醒系统正确的设定WDT模块的时钟，来确保看门狗电路始终保持在正常的工作状态。   Q5.SPI及I2C模块可以到多高的速度？MSP430F2xx的上拉或者下拉电阻是否可以被屏蔽掉？ A5.：在实际应用中，我们采用MSP430F1xx的SPI在8MHz的频率下，可以做到4M的速度，I2C可以做到400k。MSP430F2xx的上拉或者下拉电阻可以被屏蔽掉，当不需要MSP430F2xx的引脚上拉或者下拉电阻的功能，可以设定PxREN寄存器的相应位置为0即可。    Q6.BSL的原理是什么？ A6：请参考TI应用文档slaa096(Application of Bootstrap Loader in MSP430 With Flash Hardware and Software Proposal) slaa089(Features of the MSP430 Bootstrap Loader)。 BSL(Bootstrap Loader)是用于在MSP430设计开发及系统更新时对FLASH编程。它可以用经UART协议传送的命令来激活，所用的协议时MSP430的具有先导同步字符的标准串行通信协议(SSP)。为了避免BSL代码被错误的写操作覆盖，这些代码保存在专用的BOOT ROM中。对于BSL，任何直接或者间接的读命令都需通过保护口令的验证。 BSL功能提供了在JTAG熔丝烧断的情况下，对系统软件进行更新的方法。   系统监控——透过电视系统的应用 Q1.使用MSP430F1121，如何实现一个1K-100K,占空比为50%的可调整频率输出，调整精度为1K？ A1: 将Timer_A3设置成UP模式，SMCLK = 8M，CCR0设置成PWM输出，输出方式为翻转。 如100K输出，CCR0为8M/100K/2 = 40；1K输出，CCR0 = 8M/1K/2 = 4000；硬件自动输出。   Q2.MSP430的中断优先级是否可以编程？中断可以嵌套吗？嵌套原则是什么？ A2：MSP430的中断向量在0xFFE0-0xFFFF中，共16个字节。优先级是固定的，不可编程的，其优先级的顺序可参考中断向量表。每一个模块都有一个固定的中断向量，整个MSP430系列中，相同模块的中断向量地址都是一样的。 MSP430的中断允许中断嵌套，中断嵌套时只需将GIE置位即可。在中断嵌套时，当前的中断中可以嵌套所有430的中断而不区分中断的高低级别。MSP430的中断优先级只在同时有多个中断请求时才发挥作用。    MSP430用于小信号系统的测量 Q1. 录音回放系统的采样频率是6.5k，那么MSP430FG43x可以录多少时间？ A1：以6.5k的采样频率，每秒采样数据为6.5k个， 因为采用MSP430FG43x内部12bitADC，如果不做处理的话，每笔数据占用1Word(12bit)，那么每秒数据6.5 * 2 = 13kB.     如果采用MSP430FG437(30kB Flash)可存 32 / 13 = 2.46秒；     采用MSP430FG438(48kB Flash)可存 48 / 13 = 3.69秒；     采用MSP430FG439(60kB Flash)可存 60 / 13 = 4.61秒。     如果取12bit中的8位数据存储，那么每秒数据为 6.5kB，MSP430FG437可存30/6.5 = 4.61秒；MSP430FG438可存48/6.5 = 7.38秒；MSP430FG439可存60/13 = 9.23秒。     如果对采样数据进行压缩处理，存储的时间将得到延长。   Q2. 轨到轨(Rail-to-Rail)输入、输出是什么含义？ A2：轨到轨输入(输出),是一种集成电路制造工艺,很多满幅度输出的运放是采用的这种工艺.轨到轨输入(输出)的意思是说输入(输出)电平可以达到供电电源的高低电平。   Q3. 增益带宽积是什么意思？增益和带宽有什么关系？ A3：增益带宽积(GBW - Gain-Bandwidth Product)是开环电压增益与频率的乘积关系。 IAR开发系统的深入介绍 Q1. MSP430 中PC+1是Word + 1还是Byte + 1？是否能够访问到Byte?是不是8位的架构 A1：MSP430是16位内核的单片机，他的指令是16位的指令而不是8位的指令。在MSP430种PC+1只能是Word + 1。不能访问Byte地址。所以PC里面的值一定是偶数。   MSP430在实际应用中的设计概念 Q1. 在SD16同一通道中输入相同的电压值，FM不同，转换结果会有很大的差别。 A1：使用F4270 的EVK板，外部输入电压为可调电阻调整电压降为464.37mV差动输入MSP430F4270 A1+与A1-，测试结果如下表 采样频率fM Gain OSR REF ADC输出(最小) ADC输出(平均10次) ADC输出(最大) 32K（ACLK） 1 1024 内部1.2 V 25070 25071 25074 125K（SMCLK） 1 1024 内部1.2 V 25070 25071 25074 250K（SMCLK） 1 1024 内部1.2 V 25070 25071 25074 500K（SMCLK） 1 1024 内部1.2 V 25073 25074 25077 1M （SMCLK） 1 1024 内部1.2 V 25118 25120 25124   从测试结果来看，采样频率对ADC转换的输出是有影响的， 1       采样频率fM越高,ADC输出与信号之间的OFFSET越大，但OFFSET是稳定。可以通过校正来改变 2       在满足采样信号固有频率特性的情况下，采样频率fM尽可能的低 3       对同一个信号进行采样，尽可能的保持一个采样频率，这样只有一个OFFSET参数，方便校正 引起这种现象的原因：       Sigma-Delta ADC 使用的SINC3数字滤波器，数字滤波器的增益与采样信号fM的关系是一个开口向上的抛物线的关系。fM越大，增益越小。 Q2. AVCC和DVCC为什么需要分开？ A2：MSP430中的模拟电源与数字电源是独立的。为了防止数字电路对模拟电路的干扰，所以需要将两者的电源分开，但需要注意的是，数字电源和模拟电源的电压最大不能有0.3V的偏差。

  电子工程师必备基础知识（十一） 在几个大型的电子系统中往往有一根很粗的导线接入大地。但电子技术中常说的接地并不是真的要求用导线去接到大地。 电子技术中常说的接地或地线往往和大地一点关系都没。电子线路中的地线是指直流电、交流电或各种电信号共用的一部分电流回路。 说某一座山的海拔多少，那就是以海平面为公共参考点。说某一点的电压有多高，就必需找一个相当于海平面的参考点，也就是电子电路图中的地线。 在大多数情况下，电源负极是各种信号共用得最多的一部分电流回路，通常以电源的负极作为地线。这时，如果某元件的脚接电源负极，那么就说那只元件脚接地。 地是我们假定的、公用的一个电压参考点。在比较复杂的电路中，往往可能会有多组电源，同时也可能会选择多个参考点，那么就可能会有多个地，这些地也不一定会连通。 电子工程师必备基础知识（十二） 耦合、旁路、退耦三个词都是传输信号、给信号提供通路的意思。其中耦合是指前后级之间传递，旁路、退耦则是指需要在对地之间提供信号通路（每级内部用）。 提供信号通路也就是构成电流回路。没电流回路就不会有电流，任何电路分析都是建立电流回路上分析的。 等效电路图就是效果一样的电路图。我们分析电路图时，需要把原来复杂的电路图简化，这样有助于展开思路，把问题简化。 等效电路图是省略在某一条件下，几个没影响的电子元件。例一定条件下：分析直流时，电容看成开路；分析交流时，电容看成是 路。电感和电容刚好相反。 电容和电感对不同频率的交流电（直流电当成0Hz的交流电）有不同的阻碍作用，在一定条件下，能够当成电阻看待，并能够计算出阻抗值。 生活中的反馈是指将某件事的结果取回来，再决定某件事。例，客户反馈电视机耗电大，厂家就加以改良。电子技术中的反馈是将输出端的信号取出来又送到输入端。 正反馈是指输出信号如果变大的话，反馈到输入端后，让输出信号变更大；输出信号如果变小的话，反馈到输入端后，让输出端信号变更小。 负反馈则刚好相反，输出信号如果变大的话，反馈到输入端后，让输出信号变小；输出信号如果变小的话，反馈到输入端后，让输出端信号变大。 正反馈通常用来产生振荡信号，负反馈通常用于稳定直流工作点。在特殊情况下（放大倍数足够），正反馈能够不振荡，负反馈反而会振荡。 正温度系数热敏电阻是指阻值随温度的升高而增大，负温度系数是指阻值随温度的升高而减小。有点象正负反馈，通过输入温度信号来决定电阻值。   电子工程师必备基础知识（十三） 在电子电路中，能够用指定范围界限的正负电压代表日常生活中的有无、亮灭、开关等相对的二值，这些正负电压就是高电平和低电平。数字电路的输入和输出都是高电平和低电平，数字电路是能够根据几个二值关系进行逻辑判断从而得到新的二值结果；二进制是用0和1两个数字来表示所有的数量。 数字电路就是专门用来处这些数字信号的电路或电路系统。学习数字电路建议先理解二进制数。 二进制数用0和1代表数字电路中的二值（低电平和高电平），用0和1代替所有的信号。 模拟信号是一个在正负电压之间变化的信号，它应尽量的避免变化到正负电压这个最高值和最低值，否则，信号就可能会失真。 D/A（数/模）、A/D（模/数）转换器是数字电路和模拟电路紧密结合的常见办法 电子工程师必备基础知识（十四） 高频电路对很小的电容、电感非常敏感。任何导线、及导线之间都能够等效成电感和电容，即分布电感和分布电容。     工作在高频状态下的电子元件，引脚长短、安装距离都对电路性能有非常大的影响。 大家在做几个高频电路（例FM无线话筒、FM收音机）地方的实验时，记住，连线要尽可能短粗，元件要尽可能的贴近线路板。 电子工程师必备基础知识（十五） 将各个电子元件或电子元件的组合及它们的连接关系用符号代替就是电路原理图。大家只要记住各种电子元件的符号和绘图规则就会看电路原理图。 有着良好习惯和丰富经验的工程师精心绘制出的图纸，通常都布局美观合理、标注清晰明确，让人很容易读懂。当读不懂某个电路图时，不一定就是你的错。     印刷线路板是电路原理图向实物的转变，是产品从设计阶段走向市场普及的必经之路。 看印刷板图比看原理图更简单，只要你认识导体、绝缘体和常见的电子元件，你就完全能够照着印刷板实物绘制出电路原理图。 在元件较多的情况下，拥有电路原理图对印刷电路板进行检测和维修是一件很幸运的事情。 自已动手电子小制作也好，帮别人维修也好，这时就是你集累经验、学习技术的最好时机。经验是靠积累的。 很复杂的线路或很精密的产品中，往往需要用双面线路板、多层线路板。 多层线路板除了线路板的内外层能够分布连接导线以外，在板的中间层也能够有布线。多层板除了能够高密度的安装元件以外，还能够进行屏蔽，增高性能。 在电路板上找某个小电阻或小电容时，不要直接去找它们，请先找到与它们相连的三极管或集成电路，再找到它们，这样比较快。 观察线路板上元器件与铜箔线路连接情况、观察铜箔线路走向时，可以用灯照着看，将灯放置在有铜箔线路的一面。 电子工程师必备基础知识（十六） 电容是一种可以装电的容器，就好象装水的杯子一样。所以，电容可以进行充电和放电作用，充放电作用的大小决定了电容的容量。电容的种类比较多，最常见的有电解电容（容量大，有正负极）、陶瓷电容（容量小，没正负极，温度特性差）、涤纶电容（聚脂膜电容，容量小、温度特性好）等。 陶瓷电容的主要参数是容量和耐压值，特殊用途的耐高压的陶瓷电容会标出耐压值。陶瓷电容的使用不需要分正负极，两端能够任意调换使用。瓷片电容通常工作在高频。 电感是一个电磁转换元件，电能够产生磁，磁能够产生电。电感中磁场的变化会产生电流的变化；电流的变化也会产生磁场的变化。 电感中电流和磁场的相互作用总是企图互相阻碍。电源变压器就是利用电磁转换的互感进程完成变压作用的。 电感在电路中的主要作用有阻交流电，通直流电；阻高频交流电，通低频交流电。电感常用于变压器、谐振回路等用途。  电子工程师必备基础知识（十七） 反向电压过高和正向电流过大都可能使二极管永久性损坏，二极管及其它晶体管的损坏主要是因为功耗过大（反向高压击穿瞬时功耗很大）导致PN结物理损坏。 我们可以把三极管看成是电阻值能够掌握的电阻，阻值范围能够在接近零到无穷大之间变化。所以，三极管能够用来设计放大电路和开关电路。 三极管有三个管极，集电极、发射极和基极。基极用来控制另外两极对电流的放大作用。分析电流和电压的变化，就是分析三极管的工作状态。 场效应管的作用和三极管的作用基本上完全一样。场效应管通常也是三个引脚，名字叫源极、漏极和栅极。栅极是用来控制另外两极对电流的放大作用的。 三极管是靠基极电流的大小变化来控制另外两极，场效应管是靠栅极电压的高低变化来控制另外两极，场效应管栅极基本上不需要消耗电流就能够控制另外两极。 场效应管也分两种类型，n沟道和p沟道。但场效应管是电压控制型器件，较低的电源电压很难发挥它的优秀性能 可控硅共有三个引脚，阳极、阴极和控制极（也有称栅极）。控制极是用来控制另外两极对电流的通断作用的。可控硅对电流的控作用只能是接通或断开两种状态。 可控硅的主要作用是用做开关，这是一种无机械触点、无火花、高速度的电子开关。一些书上也称可控硅为晶闸管。 电子工程师必备基础知识（十八） 有一种被称为膜电路的集成电路（分厚膜集成电路和薄膜集成电路），其集成进程是把电阻与连线在一块绝缘硅表面上制作而成；而三极管、二极管并不是在硅片上直接扩散生成的，只是将它们安装在这个表面上，然后用塑料把整个电路封装起来。 与门电路相当于一个乘法电路。通常有两个或以上输入端。基本规则有四种：1×1＝1，1×0＝0，0×1＝0，0×0＝0。 能够得出1×1×1＝1，1×1×0＝0，1×0×0＝0，0×0×0＝0等。 或门电路相当于一个加法电路。通常有两个或以上输入端。基本规则有四种：1＋1＝1，1＋0＝1，0＋1＝1，0＋0＝0。 能够得出1＋1＋1＝1，1＋1＋0＝1，1＋0＋0＝1，0＋0＋0＝0等。 非门电路相当于一个求反电路，有且只有一个输入端。最多只有两种情况：1＝0，0＝1。 异或门电路的逻辑关系比较特殊，有且只有两个输入端。最多只有四种情况：0＋1＝1，1＋0＝1，0＋0＝0，1＋1＝0。 与非门电路则是将与门的结果求反，或非门电路则是将或门的结果求反，异或非门电路则是将异或门的结果求反。