tag 标签: 正交调制器

相关博文
  • 热度 15
    2013-3-23 16:47
    1354 次阅读|
    0 个评论
    作者:Robert Keller,德州仪器 (TI) 高速数据转换器系统与高级技术经理   宽带宽无线发射器常用模拟正交调制器(AQM)把复合(I + j*Q)基带信号转换为射频(RF)。AQM内含一个本机振荡器(LO)输入、一个生成两个LO 90度异相的分相器、两个混频器(每个混频器将基带信号混频为射频)以及一个组合两个信号的加法器( 图 1 )。 图 1 模拟正交调制器系统结构图   就一个完美匹配I和Q通路的理想AQM而言,基带信号的w BB 频率复频为: 根据基带Q的不同符号,得到w BB - w RF 或者w BB + w RF RF输出的单频 但是,实际状况不见得理想,有三种可能出现的误差:   基带DC偏差 I和Q分支之间的增益错配 LO相位误差   图 2 数学方法表示。   图 2 有偏差、增益及相位误差的 AQM 的数学表示   DC 偏移会与 LO 混频,产生 LO 馈通,即w LO 的频率。I和Q分支的DC偏移加入正交,形成以下的LO馈通振幅:     通过在基带信号中添加一个反向偏差,可对LO馈通进行校正。许多双高速DAC或集成发射器解决方案,例如:TI的AFE7071等,都包括生成校正用基带偏差的数字电路。找到I和Q基带信号最佳DC偏差值的一种简单方法是,监测LO馈通振幅,并反复地改变首个I DC偏差,然后再改变Q DC偏差,最终找到最小LO馈通( 图 3 )。在pass 1期间,Q DC偏差保持不变,而对I DC偏差进行扫描,直到找到最小LO馈通为止。在pass 2期间,I DC偏差值维持在最低限度,而对Q DC偏差进行扫描,直到找到最小LO馈通为止。在理想情况下,每个I和Q仅需要一个pass,但首批2个pass期间LO馈通最小值所产生的测量误差,通常亦意味需要3个或者4个pass。 增益和相位误差会导致无用混频器抵销不完全的结果—剩余量称作边带抑制(SBS)。上下边带振幅以基带Q输入的增益误差G和I分支混频器LO的相位误差(弧度)作为开始,其为: 图4显示dBc和相位及振幅误差表示边带抑制的比较情况。 图 4 边带抑制( dBc )对比相位及振幅误差   使用上述类似方法求解LO馈通时,通过改变基带信号的增益和相位来抵消AQM的增益和相位误差,可以校正边带抑制(SBS)。如TI的DAC34SH84等高速插值数模转换器(DAC),包含了一些生成DC偏差、基带信号增益和相位变化的数字电路,从而可以轻松修正AQM的缺陷。   尽管LO馈通和SBS均可在任何状态下获得完美的校正,但最佳校正值会随电源电压、温度、RF和基带频率、LO功率等而变化。通常,仅在制造期间进行一次校正,之后,在系统起动时,再对这些值进行存储和编程。在一次性校正以后,LO馈通和SBS的温度、电压和LO功率差异通常会在AQM数据表曲线图中标明(参见TI TRF3705数据表图33-44)。LO馈通和SBS通常会好于–50 dBc(比未校正值好10-15 dB)。   下次,我们将讨论电源噪声对时钟器件的影响,敬请期待。    
相关资源
  • 所需E币: 0
    时间: 2020-12-22 16:31
    大小: 451.73KB
    上传者: samewell
    AN-920利用AD9788TxDAC和ADL5372正交调制器实现增益LO和相位补偿
  • 所需E币: 2
    时间: 2020-6-19 19:21
    大小: 507.83KB
    上传者: Goodluck2020
    AN-920利用AD9788TxDAC和ADL5372正交调制器实现增益LO和相位补偿.pdf
  • 所需E币: 4
    时间: 2019-12-24 22:53
    大小: 187.06KB
    上传者: 二不过三
    摘要:该篇应用笔记给出了多个具有多路输入或集成内插滤波器的高速复用数模转换器(DAC)的同步方法。这样的DAC用于I/Q上变频器或数字波束成形发射器中。这些DAC可提供数据时钟输出用于与数据源的同步。发射应用中多个高速、复用DAC的同步Mar28,2007摘要:该篇应用笔记给出了多个具有多路输入或集成内插滤波器的高速复用数模转换器(DAC)的同步方法。这样的DAC用于I/Q上变频器或数字波束成形发射器中。这些DAC可提供数据时钟输出用于与数据源的同步。概述在很多发射应用中必须产生多路相对相位准确已知的模拟输出。在正交调制器中(图1),I和Q通道必须具有明确的相位关系来实现镜频抑制。图1中,DAC1和DAC2的延迟必须匹配。使用数字波束成形技术的发射器需要准确地控制大量DAC之间的相对相位。图1.使用多路复用DAC的I/Q发射器中的DAC和第一上变频级使用具有多路输入的DAC(MUX-DAC)如MAX19692,或具有数据时钟输出的内插DAC时,输入数据速率为DAC刷新速率的1/N,DAC在一个或两个数据时钟跳变沿锁存数据。MAX19692中N=4,输入数据速率为DAC刷新速率的1/4。DAC输出一个由输入时钟经数字分频得到的数据时钟(DATACLK)。DAC上电时,数字时钟分频器可在N个状态的任意一个启动。如果使用多个DAC,不同DAC的时钟分频器会在不同的状态启动,所以DAC会在不同的时间锁存数据。除非这种情况被发现并校正,否则不同的DAC输出数据时相互之间可能会有一个或更多个时钟周期的延迟。如果每个DAC的时钟分频器可以复位,那么这种情况可以避免,但是仍然会存在一些问题。如果其中一个时钟分频器发生错误,DAC会变得永久异相,除非执行一些错误状态检测方法。为了保证系统的可靠性,必须检测相位错误状态并改正。如果DAC工作于非常高速的状态下,那么复位信号与输入时钟的同步也可能是个难题。图2所示是MAX19692的时钟(CLKP,CLKN)和数据时……