标签: 插入损耗

三端子电容器（3 Terminal Capacitor）是一种特殊结构的电容器，在普通电容器基础上增加了一个引脚，其中两个引脚贯通了同一电极。虽然这是一个微小的改变，却从结构上缩短了信号环路，使电容器的滤波效果发生了明显的改善。 对于高频电路中的滤波应用，普通电容的引线电感是有害的。三端电容却巧妙地利用引线电感，构成了一个T型低通滤波器，使高频滤波效果大幅改善。如果在三端子电容的两根贯通引线上分别安装一个铁氧体磁珠，则会大大增加T型滤波器的滤波效果，成为一种常见的片状滤波器组件。 1、引线型三端电容器 电容器就像三明治，两个电极之间夹着一块电介质。由于其引线端子部分带有微小的电感（残留电感），作为旁路电容使用时会与地面产生电感。这个残留电感会产生干扰，降低频率性能，表现出V字型插入损耗曲线。 引线型二端子电容器构造 为改善二端子电容器的高频特性，业界对其引线端子的形状进行了改进，三端子电容器因此诞生。 电容器插入损耗频率特性 三端子电容器将两根引线分别连接至电源和信号线的输入、输出端，将相反一侧接地。通过这种连接方式，两根引线侧的引线电感将不进入大地侧，由此可极大地减小接地电感。 引线型三端子电容器构造 此外，由于两根引线侧的引线的电感作用类似T型滤波器的电感，能够起到降低干扰的作用。 2、片状三端子电容器 目前所使用的电容器多为片状多层陶瓷电容器（MLCC）。二端子MLCC夹着电介质薄片，分别与两侧外部电极连接的内部电极交错层叠。由于为片状结构，且无引线，因此该部分没有残留电感。然而，由于其内部还存在微量电感，因此在较高频率下将导致性能下降。 二端子MLCC电容器构造 与引线型的三端子电容器一样，三端子MLCC也可通过改变电极结构提高高频性能。三端子MLCC在芯片两端接地，夹住电介质，使贯通电极与接地电极交互层叠，从而形成类似于穿心电容器的结构。贯通电极的电感与引线型三端子电容器中的情况一样，起到类似于T型滤波器的电感作用，因此可减小残留电感的影响。此外，由于接地端连接距离较短，因此该部分的电感也非常微小。并且，由于接地端连接两端，因此呈并联连接状态，电感也将降低一半。 三端子多层陶瓷电容器构造 比较片状三端子电容器与片状二端子多层电容器发现，两者静电容量相同， 因此在低频范围内特性相同。但是二端子电容器在频率超过10MHz后性能便开始下降，而三端子电容器则在超过100MHz后才会出现性能下降。片状MLCC在一定高频范围内都不会出现性能下降，适用于需要去除高频干扰应用。 通过片状三端子MLCC电容器改善高频特性 实际上，三端子MLCC名为三端子，但实为四端结构。这是因为，虽然四端设计可减少接地端电感，但电气特性方面，无论哪个端子都具备相同电位。 3、三端MLCC安装方法 三端子MLCC具贯通端子与接地端子，因此与普通的二端子电容器相比，安装方法有所不同。 由于半导体器件是精细工艺制造的，要求电源和信号链路元件的引脚都表现出低阻抗。三端子MLCC作为旁路电容器安装时，应在切断信号或电源模式后，将MLCC连接上贯通电极，并在接地端子处准备好接地模式进行连接。为保持阻抗处于较低水平，必须尽量将接地模式短距离连接在稳定的接地层上。 在高速处理器、游戏台CPU/GPU、智能手机等数字设备中，一般使用多层板，这时PCB布线应尽量短，推荐以通孔方式将三端子MLCC连接至接地层。

下面这个图，你觉得会引起多大的插入损耗和反射回波损耗？或者说此种连接是否可引导光正常通过。 在光纤通信中， 插入损耗和回波损耗是评估一些光纤器件间端接质量的两个重要指标，比如光纤连接器、光纤跳线、尾纤等。 什么是插入损耗？ 插入损耗是Insertion Loss（通常简称为IL），主要是指光纤中两个固定点之间损耗的光的度量。可以理解为光通信系统光纤链路中由于光器件的介入而引起的光功率的损失，单位是dB。 计算公式： IL=-10 lg（Pout /Pin）， Pout 为输出光功率，Pin 为输入光功率。 插入损耗的数值越小表示性能越好，例如，插入损耗为0.3dB优于0.5dB。一般来说，熔接和手动连接之间的衰减差异（小于0.1 dB）会小于光纤连接器之间的连接。数据中心光纤布线的建议的最大dB损耗量：LC多模光纤连接器最大为15dB， LC单模连接器为最大15dB， MPO/MTP多模光纤连接器最大为20dB，MPO/MTP单模光纤连接器最小为30dB。 什么是回波损耗？ 当光纤信号进入或离开某个光器件组件时（例如光纤连接器），不连续和阻抗不匹配将导致反射或回波，反射或返回的信号的功率损耗，即为回波损耗，Return Loss（简称RL）。插入损耗主要是测量当光链路遇到损耗后的结果信号值，而回波损耗则是对光链路遇到组件接入时对反射信号损耗值的测量。 计算公式：RL=-10 lg（P0/P1）, P0表示反射光功率，P1表示输入光功率。 回波损耗值表示为dB，通常为负值，因此回波损耗值越大越好，典型规格范围为-15至-60 dB。按照行业标准，Ultra PC抛光光纤连接器的回波损耗应大于50dB，斜角抛光的回波损耗通常大于60dB。PC类型应大于40dB。对于多模光纤，典型的RL值介于20至40 dB之间。 影响因素有哪些？ 1.端面质量和清洁度 光纤端面缺陷（划痕，凹坑，裂缝）和颗粒污染等都会直接影响连接器的性能，从而导致不良的IL/RL。即使是5微米单模纤芯上的微小灰尘颗粒也可能最终阻塞光信号，从而导致信号损失。 2.光纤断裂、插接不良 有些时候虽然光纤已断裂但仍能够引导光通过，这种情况下也将导致不良的IL或RL。正如文章一开头提到的图片中，APC连接器与PC连接器相连接，一个是斜8°的角，一个是微弧面的研磨角度，这两者相连短时间内可能会有光通过，但同时也会引发很大的插入损耗和很低的回波损耗，可能也会导致两个光纤端面无法精密对接而使光无法正常通过。 3.超过弯曲半径 光纤可以弯曲，但弯曲的太厉害也会造成光损耗显著增加，也可能会直接导致损坏。因此在需要盘绕光纤的情况下，建议是保持尽可能大的半径。一般建议是不要超过外套直径的10倍。因此，对于外套为2mm的跳线，最大弯曲半径为20mm。

S参数的全称为Scatter 参数，即散射参数。S参数描述了传输通道的频域特性，在进行串行链路SI分析的时候，获得通道的准确S参数是一个很重要的环节，通过S参数，我们能看到传输通道的几乎全部特性。信号完整性关注的大部分问题，例如信号的反射，串扰，损耗，都可以从S参数中找到有用的信息。网上有很多介绍S参数基本概念的资料，我在这里就不多浪费笔墨了，这篇文章我只是从实际应用的角度来讨论下S参数。 问题1：怎样从S参数中看出通道的阻抗匹配程度？ 这里的匹配指的是端口阻抗与传输线阻抗之间的匹配，因为常规单根线的阻抗一般控50ohm，差分线的阻抗控制为100ohm，所以我们在提取通道S参数的时候，习惯将端口阻抗设置为单根50ohm，差分100ohm。 由S参数的定义，回波损耗S11或者S22表示能量的反射情况，下面我们来看看，当端口阻抗被定义为50ohm，传输线阻抗变化时，回波损耗的变化。如下图： 由上图我们可以看出，传输线阻抗与端口阻抗越接近，回波损耗越小，当传输线阻抗完全等于端口阻抗的时候，几乎没有能量反射。以上仅仅是理想的传输线，通常的传输链路中会包含过孔，连接器等阻抗不连续的因素，这些阻抗不连续程度都会反映在S参数的回损曲线中。 问题2：S参数中的插入损耗怎么理解？ S参数是频域参数，在插损曲线中，横坐标表示的是正弦波的频率，纵坐标表示的是正弦波穿过通道后的电压幅值与发送端电压幅值的比值并取对数。 如上图所示，这条插损曲线是普通FR4板材下，10inch传输线的插损曲线。可以看出在5G的时候，接收与输入的比值为-8.35dB，10G的时候是-15.455dB，换算成幅度，分别是0.382和0.167，也就是说如果输入端正弦波的幅值为1V，则接收端5G正弦波的幅值为382mV，10G正弦波的幅值为167mV，我们来验证下，5GHz正弦波的输入与输出波形对比如下： 10GHz的正弦波输入与输出的波形对比如下： 感兴趣的朋友们可以根据上图中的数据自己计算下，实际仿真出的正弦波幅度与插损曲线中对应频率下的幅度基本是一致的，有一点点误差，原因是通道阻抗没有做到完全匹配。 我们可以看到，随着频率的提高，正弦信号的幅值损失越来越严重。但是我们通常关注的是数字信号，那么可以直接从插损曲线中看出数字信号幅度的损失吗？当然是不可以的。前面的文章也多次提到了通道对数字信号的影响主要是使波形的上升沿变缓，注意这里是上升沿变缓！并不是像正弦波一样，直接表现出幅值的损失。而且常规的数字信号也不会像正弦波信号那样整齐，所以通道对数字信号的影响要比对正弦信号的影响复杂得多，后期的文章会和大家一起讨论这方面的问题。

　　摘 要：在当今高速数字系统设计中，电源完整性的重要性日益突出。其中，电容的正确使用是保证电源完整性的关键所在。本文针对旁路电容的滤波特性以及理想电容和实际电容之间的差别，提出了旁路电容选择的一些建议；在此基础上，探讨了电源扰动及地弹噪声的产生机理，给出了旁路电容放置的解决方案，具有一定的工程应用价值。 　　1 引言 　　随着系统体积的减小，工作频率的提高，系统的功能复杂化，这样就需要多个不同的嵌入式功能模块同时工作。只有各个模块具有良好的EMC和较低的EMI，才能保证整个系统功能的实现。这就要求系统自身不仅需要具有良好的屏蔽外界干扰的性能，同时还要求在和其他的系统同时工作时，不能对外界产生严重的EMI。另外，开关电源在高速数字系统设计中的应用越来越广泛，一个系统中往往需要用到多种电源。不仅电源系统容易受到干扰，而且电源供应时产生的噪声会给整个系统带来严重的EMC问题。因此，在高速PCB设计中，如何更好的滤除电源噪声是保证良好电源完整性的关键。本文分析了电容的滤波特性，电容的寄生电感电容的滤波性能带来的影响，以及PCB中的电流环现象，继而针对如何选择旁路电容做出了一些总结。本文还着重分析了电源噪声和地弹噪声的产生机理并在其基础上对旁路电容在PCB中的各种摆放方式做出了分析和比较。 　　2 电容的插入损耗特性、频率响应特性与电容的滤波特性 　　2.1 理想电容的插入损耗特性 　　 EMI电源滤波器对干扰噪声的抑制能力通常用插入损耗（Insertion Loss）特性来衡量。插入损耗的定义为：没有滤波器接入时，从噪声源传输到负载的噪声功率P1和接入滤波器后，噪声源传输到负载的噪声功率P2之比，用dB（分贝）表示。图1是理想电容的插入损耗特性，可以看出，1μF电容对应的插入损耗曲线斜率接近20dB/10倍频。 　　观察其中某一条插入损耗特性，当频率增加时，电容的插入损耗值是增加的，也就是说P1/P2值是增加的，这意味着系统通过电容滤波以后，能够传输到负载的噪声减少，电容滤除高频噪声的能力增强。从理想电容的公式 分析，当电容一定时，信号频率越高，回路阻抗越低，也即电容易于滤除高频的成分。从两个方面得出的结论是相同的。 　　再观察不同电容所对应的曲线，在频率很低的情况下，各种电容所对应的插入损耗值是近似相同的，但是随着频率的增加，小电容的插入损耗值增加的幅度较大电容要慢一些，P1/P2值增加得也就较慢，也就是说大电容更容易滤除低频噪声。因而我们在设计高速电路板时，通常在电路板的电源接入端放置一个1～10μF的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF的电容，滤除高频噪声。 　　 连接在电源和地之间的电容的阻抗可由如下公式计算： ，电容滤波的目的是滤除叠加在电源系统中的交流成分，从上面的公式可以看出，当频率一定时，电容值越大，回路中的阻抗就越小，这样交流信号就越容易通过电容流到地平面上去，换句话说，即似乎电容值越大其滤波效果越好，事实上并非如此，因为实际电容并不具有理想电容的所有特性。实际电容存在寄生成分，这是构造电容器极板和引线时所形成的，而这些寄生成分可等效为串联在电容上的电阻与电感，通常称之为等效串联电阻（ESR）和等效串联电感(ESL)，其模型如图2的左半部分所示。如果忽略电容的寄生电阻则模型可等效为图2的右半部分。这样电容实际上就是一个串联谐振电路。在实际的电路或者PCB设计中，电容寄生电感的存在将对电容的滤波性能带来很大的影响，因此在系统设计时应该选择寄生电感比较小的电容。 　　2.2 实际电容的高频响应特性 　　 从2.1节我们知道，实际电容在工作时由于存在寄生电感的缘故，使得电容回路成为一个串联谐振回路。谐振频率为 ，式中：L为等效电感；C为实际电容。如图3所示，当频率小于f0时，呈现为电容；频率大于f0时，呈现为电感。所以，电容器更像是一个带阻滤波器，而不是一个低通滤波器。电容的ESL和ESR是由电容的构造和所用介质材料决定的，与电容容量无关。对于高频的抑制能力并不会因为更换大容量的同类型电容而增强。更大容量的同类型电容器的阻抗在频率低于f0时，比小容量电容器的阻抗小，但是，当频率大于f0时，ESL决定了二者的阻抗没有差别。可见，为了改进高频滤波特性，必须使用具有较低ESL的电容器。任何一种电容器的有效频率范围是有限的，而对于一个系统，既有低频噪声，又有高频噪声，所以通常要用不同类型的电容并联来达到更宽的有效频率范围。   　　3 利用电容模型分析PCB中的环流问题 　　 电源去耦电容放置位置不当将会在印制电路板上产生很大的电流环。为了减少噪声，在高速印制电路板的设计当中，有一个很重要的原则是：减少信号电流环的面积。过去我们习惯于只考虑电流的流出起点、途径及终点，而很少去考虑电流的返回路径。在高频电路中，通常认为电源和地是等价的，因此电流的流出途径和返回途径将形成一个电流环，在这些电流环中，会由于种种原因，例如电容的寄生电感，PCB连线的固有电感等，使得环路的阻抗不为零，这样电流流经这一环路时将产生电势差，如果电流是变化的，则将产生辐射，对系统产生干扰。为了给电源滤波，在电路设计中常常要在电源和地之间加上一些旁路电容，在回路中增加旁路电容主要有两个目的，一是增加环路中存储电荷的能力，以免瞬间电流过大，产生地弹噪声。二是适当的放置旁路电容的位置，可为噪声信号提供就近的地回路，减少电流环路的面积，从而减少了环路的电感。采用了旁路电容的回路中，由于欲滤除的噪声频率通常是高频交流信号，因而这样的回路仍旧将会对外产生辐射。为了减少这一辐射，我们需要尽可能的降低回路的阻抗，必须合理放置旁路电容的位置。图4显示了由于滤波电容放置位置不当产生的大电流环。 　　 图5为电流环的模型。从电流环模型中我们可以看出，环路中存在寄生电感，它们在高频状态下表现为环路的阻抗可导致供给电源产生尖峰，并会辐射电磁波从而干扰系统的其他部分。环路中Ll为电容管脚引线的封装电感；Lpc为电容管脚到器件电源或者地管脚之间的PCB传输线的寄生电感；Lic为器件管脚引线的寄生电感。另外，在前面我们讨论过电容本身也是具有寄生电感ESL的。这样回路的总电感为：L＝2Ll+ 2Lpc+2Lic+ESL。由于环路的寄生电感将会给整个系统带来电磁干扰，产生电压尖峰，这个电压尖峰值同串联电感之间存在一定的关系，近似计算公式如下： 　　 这里V为最大噪声电压尖峰值，△t为瞬态持续时间，△I为器件瞬态电流，△t、△I值可以从器件手册中查得。例如74HC的瞬态电流典型值Icc为20mA，输出信号从零上升到Icc或者从Icc下降到零需要的时间为4ns，如果现在我们试图控制感性噪声的尖峰在100mV以内，那么由上面的公式我们可以求得串联电感L的最大值不超过20nH。在PCB板设计时，设计者可以通过以下几种方式来降低回路电感：选择寄生电感比较小的电容，降低ESL（不同型号电容的寄生电感值见表1）；尽量使用贴片电容以减小电容引线长，降低Ll值；合理的放置电容，使用电源层或地平面层代替电源或者地传输线，减小电源地传输线电感Lpc；合理选择集成器件的封装，以降低Lic值，比如对于器件ADV478来说，PLCC封装的寄生电感比DIP封装的寄生电感要小2nH到3nH。 　　4 电源扰动及地弹噪声的产生机理 　　 图6为一个简单的图腾柱I/O口电路，驱动一个串联源端匹配的传输线。图中LV和LG为器件电源管脚和地管脚的封装电感，A、B为两个场效应管，作为开关使用。假设初始时刻传输线上各点的电压和电流均为零，在某一时刻器件将驱动传输线为高电平，这时候器件就需要从电源管脚吸收电流。在时间t1，合上开关A，电流从PCB板上的VCC流入，流经封装电感LV，跨越开关A，串联终端电阻，然后流入传输线，输出电流幅度为（1/2）VCC/Z0。电流在传输线网络上持续一个完整的轮回（round-trip）时间，在时间t2结束。至此以后，整个传输线处于电荷充满状态，不需要额外流入电流来维持。当电流瞬间涌过封装电感LV时，将在结点V1处导致芯片电压的扰动。在时间t3，关闭开关A，这一动作不会导致脉冲噪声的产生，因为在开关A打开的瞬间是没有电流流过的。同时，合上开关B，这时传输线、地平面、封装电感LG以及开关B形成一环路，有瞬间电流流过开关B，这样在结点G1处产生地弹扰动。如果在V1和G1之间加上一旁路电容（放置在芯片内部）的话，可以使得V1点处和G1点处的瞬态电压扰动相同，这样在每一次开关切换时，V1点和G1点均会产生电压扰动，然而幅度将会减半。 　　在高速PCB设计中，在电源管脚附近放置滤波电容就是为了消除电源扰动以及地弹噪声的。系统加上旁路电容以后，由于电容寄生电感的存在，环路的总电感将增加，可能产生的噪声强度也就会更大。因此设计者应该尽可能的选择寄生电感小的旁路电容并合理的将其放置在PCB中。 　　5 器件电源管脚旁路电容的放置 　　 当电流在瞬间通过器件电源管脚流入器件或者通过地管脚流入地时，由于器件封装电感的存在以及电源供给环路中电感的存在，将会产生电源扰动和地弹噪声，因此需要在电源管脚附近放置滤波电容以达到消除电源扰动以及地弹噪声目的。  　　从上文可知，电源扰动和地弹噪声主要来自于芯片的引脚，由于芯片的输出阻抗（芯片的电源或者地管脚的输出阻抗）一般要比电源平面或者地平面的阻抗大得多（如果不是这样的话，将会有大量的电源、地噪声产生），因此可将芯片看作一个噪声源，对于一块合理设计的电路板而言，无论在什么时候，当噪声源的阻抗比负载大得多的时候，噪声源可以看作一个电流源，它将灌入一定量的电流到电源或者地系统中。为了减小电源或者地噪声，就需要采取措施来减小灌入到电源或者地平面当中的电流量。为了切实做到这一点，理论上需要将电源或者地管脚串联一个阻抗，这个阻抗必须足够大，最好比芯片电源地管脚的输出阻抗还大。但串联这样一个大的阻抗是不现实的，因为如果这样的话，将会在芯片内部产生更大的地弹噪声或者电源扰动，导致芯片不能够正常工作。因此正确的做法还应该是设法将噪声通过低阻抗的回路引到地平面上去。通常的做法是给芯片的电源管脚加旁路电容。下面简单的分析了电容的四种放置方式。 　　如图7及图8(a)所示，为旁路电容的一种放置方式。将芯片的地管脚直接通过一个低阻抗的过孔D(一般过孔的寄生电感约为1～2nH)连接到地平面上，这样芯片地管脚上的地弹噪声将通过过孔流入到地平面上，抑制了地弹噪声对芯片的影响。芯片的电源管脚通过一小段传输线（通常约为50～80mil长，寄生电感约为1～1.6nH）连接到电容的电源盘垫上，电容的电源盘垫和地盘垫直接通过过孔连接到电源平面和地平面上，这样电源管脚到地平面之间也将有一条低阻抗的通路，有效的克服了电源管脚上的电源噪声对芯片的影响。同时旁路电容附近的电源层上的噪声也将通过过孔B、旁路电容、过孔C这样一条低阻抗通道流入到地平面上，这样的放置方式有效的抑制了噪声对芯片以及电源和其他系统的影响。 　　如图8(b)所示，将过孔B放在电容电源管脚和芯片电源管脚之间，这样将增加通路A的环路电感，当电容和芯片不是位于同一层时，一般采用这种方式。 　　如图8(c)所示，将电容电源管脚处的电源过孔B改打到接近芯片电源管脚A处，这种放置方式类似于上述第二种放置方式，将导致环路电感的增加，此方式应避免。 　　如图8(d)所示去掉电容电源管脚和芯片电源管脚之间的传输线，而将芯片电源管脚直接通过一个过孔连接到地平面上，电容电源管脚和芯片电源管脚之间通过大的电源平面连接到一起，这样通路A包括：两个过孔、一个电源平面、一个电容，也同样增加了环路的电感，而且噪声将对电源平面带来不可预知的影响，另外还增加了过孔的数量，减少了板子上的布线面积。此方式也应尽量避免。 　　6 结束语 　　当前数字系统板级频率越来越高，各种EMI问题也越来越严重。合理的选择和使用旁路电容是消除EMI、获得电源完整性的一个关键方面。而且，随着半导体技术的进一步发展，电容也在不同的更新换代以满足高速电路设计的要求。因此，旁路电容选择、旁路电容的摆放等问题需要不断的进行深入探讨。 　　参考文献 1 Bill Slattery and John Wynne. Design and Layout of a Video Graphics System for Reduced EMI. AN-333 Application note,ANALOG DEVICES. 2 Howard Johnson. On Chip Bypassing with Series Terminations. EDN Magazine, April 29, 2004. 3 Howard Johnson and Martin Graham. High-Speed Digital Design, A Handbook of Black Magic.New Jersey: Pearson Education,Inc 4 The datasheet of AV9170, Integrated Circuit Systems. 5 Howard Johnson . Bypass Arrays . Http://www.signalintegrity.com

　　随着电子技术的发展，电磁兼容性问题成为电路设计工程师极为关注和棘手的问题。 根据多年的工程经验，大家普遍认为电磁兼容性标准中最重要的也是最难解决的两个项目就是传导发射和辐射发射。为了满足传导发射限制的要求，通常使用电磁干扰(EMI)滤波器来抑制电子产品产生的传导噪声。但是怎么选择一个现有的滤波器或者设计一个能满足需要的滤波器？工程师表现得很盲目，只有凭借经验作尝试。首先根据经验使用一个滤波器，如果不能满足要求再重新修改设计或者换另一个新的滤波器。因此，要找到一个合适的EMI滤波器就成为一个费时且高成本的任务。 　　电子系统产生的干扰特性 　　解决问题首先要了解电子系统产生的总干扰情况，需要抑制多少干扰电压才能满足标准要求？共模干扰是多少，差模干扰是多少？只有明确了这些干扰特性我们才能根据实际的需要提出要求。 　　从被测物体的电流路径来看，干扰信号回流路径可能通过地线，或者通过其它电网，如图1所示。通过地线的干扰电流在电源网上产生同相位的共模干扰电压。通过其它线在两根电源线上产生反相的差模干扰电压。干扰电流的路径如图2所示。 图1  干扰信号的回流路径 图2 a）差模干扰滤波和b）共模干扰滤波 　　通常有四种技术可进行电源滤波，以便抑制干扰噪声。在实际使用中，经常是混合使用其中的两种，甚至多种技术。它们是： 正负极电源线之间添加电容，即X电容； 每根电源线和地线之间添加电容，即Y电容； 共模抑制(两根电源线上的抑制线圈同向绕线)； 差模抑制(每根电源线有它自己的抑制线圈)。 　　电容的作用是将高频干扰电压“短路”，另外，当干扰信号频率很高时，抑制线圈将产生很大的交流阻抗。图2显示了两种滤波类型的结构，其中，LISN是用于测量目的的线性阻抗稳定网络。如果是共模问题引起的干扰，Ｘ类型电容基本上没有作用，因为两线上的干扰电压是一样的。因此，了解干扰类型对于选择合理的电路结构将起重要作用，并为解决问题提供技术依据。 　　在标准电磁兼容性测试实验室可得到设备的总干扰情况，但无法了解设备的共模干扰和差模干扰特性。为了在测量中分辨共模或者差模干扰信号，通用的仪器是很难实现的。使用专用的传导测试仪，可获得设备的总干扰、共模干扰和差模干扰。测试结果如图3所示。 图3 传统测试仪获得的总干扰、共模干扰和差模干扰         电源输入阻抗特性 　　滤波器的制造商给出的滤波器插损是在50W标准阻抗系统中的性能。众所周知，电源的输入阻抗随着频率的变化具有不连续性。阻抗的改变导致滤波器的插损特性产生很大的变化。 　　由图4可见，在一个50W的系统中，100mH的滤波器提供约18dB的衰减，但是在一个500W系统中只提供约4dB的衰减。 同样对于100nF电容器；在50W系统中，1MHz时大约23dB的衰减在5W系统中降至7dB。 　　上面的例子说明，选择一个具有很高插损的滤波器也不能很好抑制传导噪声的原因是，电源输入端阻抗的影响。因此，设计者除了选择一个合适的滤波器之外，还需要了解电源的阻抗特性、共模阻抗和差模阻抗。阻抗测试可以借助专用的阻抗测试仪或者传导分析仪。一种滤波器的共模阻抗(a)和差模阻抗(b)的变化如图5所示。 图4 a）100uh电感的衰减 b）100nF电容器的衰减 图5 a）共模阻抗和b）差模阻抗的变化         滤波器的设计 　　知道设备的干扰特性和输入阻抗特性后，设计或者选择一个滤波器就变得简单了。如果使用一个现成的滤波器，可以调用过去积累的滤波器数据库，比对滤波器参数，找到一个合适的滤波器。如果没有合适的或者想专门设计一个专用滤波器，可以借助专用的滤波器设计软件。在确定一个滤波器模式后输入滤波器一些简单的约束条件，设计软件根据阻抗特性自动计算出最合适的组件值，以及提供最合适的衰减。(如图6所示) 图6 一种由软件设计的最佳滤波器 　　设计结果 　　在对某产品进行了干扰特性和阻抗特性测试后，需要解决一个低于5MHz的低频干扰问题。专用滤波器设计软件结合前面得到的测试数据给出了滤波器的元件参数：包括470nF的X电容器，2.2nF的Y电容器和15.1mH的共模电感。但是有经验的滤波器设计人员认为采用一个13.5mH共模电感的滤波器是足够了。使用一个13.5mH包括额外高频组件的滤波器的发射情况如图7所示。 图7 最小15mH的系统使用和18mH时的测试结果 　　为了验证软件的设计数据，将470nF、2.2nF和18mH的非定制的滤波器迅速连接到系统中，获得中心频率小于5MHz，并且无需高频滤波器。结果清楚地表明，最小15mH的限制是合适的。 　　         结语 　　EMI滤波器的设计应该充分考虑干扰特性和阻抗特性，在阻抗测试和干扰特性测试数据基础上进行设计是精确滤波设计的唯一方法。