标签: ericbogatin

具有40年研究经验的国际大师Eric Bogatin给出的： 100条使信号完整性问题最小化的通用设计原则   No.1 网络信号质量问题最小化 策略---保持信号在整个路径中感受到的瞬态阻抗不变。 设计原则： 1． 使用可控之阻抗布线。 2． 理想情况下，所有的信号应使用低电平平面作为参考平面。 3． 若使用不同的电压平面作为信号的参考平面，则这些平面之间必须是紧耦合。为此，用最薄的介质材料将不同的电压平面隔开，幷使用多个传感量小的去耦合电容。 4． 使用2D场求解工具计算给定特性阻抗的叠层设计规则，其中包括阻焊层和布线厚度的影响。 5． 在点到点的拓扑结构中，无论单向还是双向，都要使用串联端接策略。 6． 在多点总线中要端接总线上的所有节点。 7． 保持桩线的时延小于最快信号的上升时间的20%。 8． 终端电阻应尽可能接近封装焊盘。 9． 如果10pF电容的影响不要紧，就不用担心拐点的影响。 10． 每个信号都必须有返回路径，它位于信号路径的下方，其宽度至少是信号线宽的三倍。 11． 即使信号路径布线绕道进行，也不要跨越返回路径上的突变处。 12． 避免在信号路径中使用电气性能变化的布线。 13． 保持非均匀区域尽量短。 14． 在上升时间小于1 ns的系统中，不要使用轴向引脚电阻，应使用SMT电阻幷使其回路电感最少。 15． 当上升时间小于150 ps时，尽量减小终端SMT电阻的回路电感，或者采用集成电阻以及嵌入式电阻。 16． 过孔通常呈现容性，减少捕获焊盘和增加反焊盘出砂孔的直径可以减少过孔的影响。 17． 可以考虑给低成本线接头的焊盘添加一个小电容来补偿它的高电感。 18． 在布线时，使所有差分对的差分阻抗为一常量。 19． 在差分对中尽量避免不对称性，所有布线都应该如此。 20． 如果差分对中的线距发生改变，也应该调整线宽来保持差分阻抗不变。 21． 如果在差分对的一根线上添加一根时延线，则应添加到布线的起始端附近，幷且要将这一区域内的线条间进行去耦合。 22． 只要能保持差分阻抗不变，我们可以改变差分对的耦合状态。 23． 一般来说，在实际中应尽量使差分对紧耦合。 24． 在决定到底采用边缘耦合差分还是侧向耦合差分对时，应考虑布线的密度 电路板的厚度等制约条件，以及销售厂家对叠层厚度的控制能力。如果做得比较好，他们是等效的。 25． 对于所有板级差分对，平面上存在很大的返回电流，所以要尽量避免返回路径中的所有突变。如果有突变，对差分对中的每条线要做同样的处理。 26． 如果接收器的共模抑制比很低，就要考虑端接共模信号。端接共模信号幷不能消除共模信号，只是减少振铃。 27． 如果损耗很重要，应尽量用宽的信号线，不要使用小于5mil的布线。 28． 如果损耗很重要，应使布线尽量短。 29． 如果损耗很重要，尽量做到使容性突变最小化。 30． 如果损耗很重要，实际信号过孔使其具有50 ohm的阻抗，这样做意味着可以尽可能减少桶壁尺寸 减小捕获焊盘尺寸 增加反焊盘出砂孔德尺寸。 31． 如果损耗很重要，尽可能使用低损耗因子的叠层。 32． 如果损耗很重要，考虑采用预加重合均衡化措施。   No.2串扰最小化 策略---减少信号路径和返回路径间的互容和互感。 设计原则： 33． 对于微带线或带状线来说，保持相邻信号路径的间距至少为线宽的2倍。 34． 使返回路径中的信号可能经过的突变最小化。 35. 如果在返回路径中必须跨越间隙，则只能使用差分对。决不能用离得很近的单端信号布线跨越间隙。 36． 对于表面线条来说，使耦合长度尽可能短，幷使用厚的阻焊层来减少远程串扰。 37． 若远程串扰很严重，在表面线条上添加一层厚的叠层，使其成为嵌入式微带线。 38． 对于远程串扰很严重的耦合长度很长的传输线，采用带状线布线。 39． 若不能使耦合长度短于饱和长度，则不用考虑减少耦合长度，因为减少耦合长度对于近端串扰没有任何改善。 40． 尽可能使用介电常数最低的叠层介质材料，这样做可以在给定特性阻抗的情况下，使得信号路径与返回路径间的介质厚度保持最小。 41． 在紧耦合微带线总线中，使线间距至少在线宽的2倍以上，或者把对时序敏感的信号线布成带状线，这样可以减少确定性抖动。 42． 若要求隔离度超过-60dB，应使用带有防护布线的带状线。 43． 一般使用2D场求解工具来估计是否需要使用防护布线。 44． 若使用防护布线，尽量使其达到满足要求的宽度，幷用过孔使防护线与返回路径短接。如果允许，可以沿着防护线增加一些短接过孔，这些过孔幷不像两端的过孔那样重要，但有一定改善。 45． 使封装或接插件的返回路径尽量短，这样可以减小地弹。 46． 使用片级封装而不使用更大的封装。 47． 使电源平面和返回平面尽量接近，可减少电源返回路径的地弹噪声。 48． 使信号路径与返回路径尽量接近，幷同时与系统阻抗相匹配，可以减少信号路径中的地弹。 49． 避免在接插件和封装中使用公用返回路径。 50． 当在封装或线接头中分配引线时，应把最短的引线作为地路径，并使电源引线和地引线均匀分布在信号线的周围，或者使其尽量接近载有大量开关电流的信号线。 51． 所有空引线或引脚都应接地。 52． 如果每个电阻都没有独立的返回路径，应避免使用单列直插封装电阻排。 53． 检查镀层以确认阻焊盘在过孔面上不存在交叠；在电源和地平面对应的出砂孔之间都留有足够的空间。 54． 如果信号改变参考平面，则参考平面应尽量靠近信号平面。如果使用去耦电容器来减少返回路径的阻抗，它的电容器幷不时最重要的，应选取和设计具有最低回路电感的电容才是关键。 55． 如果有大量信号线切换参考平面，就要使这些信号线的过孔彼此之间尽量远离，而不是使其集中在同一地方。 56． 如果有信号切换参考平面，幷且这些平面间具有相同电压，则尽量将信号线过孔与返回路径过孔数量放置在一起。   No.3减小轨道塌陷 策略---减小电源分配网络的阻抗。 设计原则： 57． 减小电源和地路径间的回路电感。 58． 使电源平面和地平面相邻幷尽量靠近。 59． 在平面间使用介电常数尽量高的介质材料使平面间的阻抗最低。 60． 尽量使用多个成对的电源平面和地平面。 61． 使同向电流相隔尽量远，而反向电流相隔尽量近。 62． 在实际应用中，使电源过孔和地平面过孔尽量靠近。要使它们的间隔至少与过孔的长度相当。 63． 应将电源平面与地平面尽可能靠近去耦电容所在的表面处。 64． 对相同的电源或地焊盘使用多个过孔，但要使过孔间距尽量远。 65． 在电源平面或地平面上布线时，应使过孔的直径尽量大。 66． 在电源焊盘和地焊盘上使用双键合线可以减少键合线的回路电感。 67． 从芯片内部引出尽可能多的电源和地引线。 68． 在芯片封装时引出尽可能多的电源和地引脚。 69． 使用尽可能短的片内互联方法，例如倒装芯片而不是键合线。 70． 封装的引线尽可能短，例如应使用片级封装而不是QFP封装。 71． 使去耦电容焊盘间的布线和过孔尽可能地短和宽。 72． 在低频时使用一定量的去耦电容来代替稳压器件。 73． 在高频时使用一定量的去耦电容来抵消等效电感。 74． 使用尽可能小的去耦电容，幷尽量减小电容焊盘上与电源和地平面相连的互连线的长度。 75． 在片子上使用尽可能多的去耦电容。 76． 在封装中应使用尽可能多的低电感去耦电容。 77． 在I/O接口设计中使用差分对。   No.4减小电磁干扰（EMI） 策略---减小驱动共模电流的电压；增加共模电流路径的阻抗；屏蔽滤波是解决问题的快速方案。 设计原则： 78． 减小地弹。 79． 使所有布线与板子边缘的距离应至少为线宽的5倍。 80． 采用带状布线。 81． 应将告诉或大电流器件放在离I/O接口尽可能远的地方。 82． 在芯片附近放置去耦电容来减小平面中高频电流分量的扩频效应。 83． 使电源平面和地平面相邻幷尽可能接近。 84． 尽可能使用更多的电源平面和地平面。 85． 当使用多个电源平面和地平面对时，在电源平面中修凹壁幷在地平面的边沿处打断接过孔。 86． 尽量将地平面作为表面层。 87． 了解所有封装的谐振频率，当它与时钟频率的谐波发生重叠时就要改变封装的几何结构。 88． 在封装中避免信号在不同电压平面的切换，因为这会产生封装谐振。 89． 在封装中可能出现谐振，就在它的外部加上铁氧体滤波薄片。 90． 在差分对中，减少布线的不对称性。 91． 在所有的差分对接头处使用共模信号扼流滤波器。 92． 在所有外部电缆周围使用共模信号扼流滤波器。 93． 选出所有的I/O线，在时序预算要求内使用上升时间最少的信号。 94． 使用扩频时钟发生器在较宽的频率范围内产生谐波，幷在FFC测试的带宽范围内减少辐射能量。 95． 当连接屏蔽电缆时，保持屏蔽层与外壳良好接触。 96． 减少屏蔽电缆接头至外壳的电感。在电缆和外壳屏蔽层之间使用同轴接头。 97． 设备支座不能破坏外壳的完整性。 98． 只在互连时才能破坏外壳的完整性。 99． 使开孔的直径远小于可能泄露的最低频率辐射的波长。使用数量多而直径小的开孔比数量少而直径大的开孔要好。 100. 导致产品交期Delay就是最昂贵的规则。   Eric Bogatin，于1976年获麻省理工大学物理学士学位，并于1980年获亚利桑那大学物理硕士和博士学位。目前是GigaTest实验室的首席技术主管。多年来，他在信号完整性领域，包括基本原理、测量技术和分析工具等方面举办过许多短期课程，培训过4000多工程师，在信号完整性、互连设计、封装技术等领域已经发表了100多篇技术论文、专栏文章和专著。

通常，人们一提到印刷电路板（PCB）和IC封装设计，常常会想到电路设计、版图设计、CAD工具、热传导、机械工程和可靠性分析等。现在，随着现代数字电子系统突破1 GHz的壁垒，PCB板级设计和IC封装设计必须都要考虑到信号完整性和电气性能问题。 凡是介入物理设计的人都可能会影响产品的性能。所有的设计师都应该了解设计如何影响信号完整性，至少能够和信号完整性专业的工程师进行技术上的沟通。 当快速地得到粗略的结果比以后得到精确的结果更重要时，我们就使用经验法则。   经验法则只是一种大概的近似估算，它的设计目的是以最小的工作量，以知觉为基础找到一个快速的答案。经验法则是估算的出发点，它可以帮助我们区分5或50，而且它能帮助我们在设计的早期阶段就对设计有较好的整体规划。在速度和精度的权衡之间，经验法则倾向于速度，但它并不是很准确。   当然，不可以盲目的使用经验法则，它必须基于对基本理论的深刻了解和良好的工程判断能力。      下面是具有40年研究经验的国际大师Eric Bogatin给出的 100条估计信号完整性效应的经验法则。     1、信号上升时间约是时钟周期的10%，即1/10x1/Fclock。例如100MHZ 使中的上升时间大约是1NS. 2、理想方波的N 次谐波的振幅约是时钟电压副值的2/(N 派)倍。例如，1V时钟信号的第一次谐波幅度约为0.6V，第三次谐波的幅度约是0.2V。 3、信号的带宽和上升时间的关系为：BW=0.35/RT。例如，如果上升时间是1NS, 则带宽是350MHZ。如果互连线的带宽是3GHZ,则它可传输的最短上升时间约为0.1NS。 4、如果不知道上升时间，可以认为信号带宽约是时钟频率的5 倍。 5、LC 电路的谐振频率是5GHZ/sqrt(LC),L 的单位为NH,C 的单位为PF。 6、在400MHZ 内，轴向引脚电阻可以看作理想电阻;在2GHZ 内，SMT0603电阻可看作理想电阻。 7、轴向引脚电阻的ESL(引脚电阻)约为8NH,SMT 电阻的ESL 约是1.5NH。 8、直径为1MIL 的近键合线的单位长度电阻约是1 欧姆/IN。 9、24AWG 线的直径约是20MIL,电阻率约为25 毫欧姆/FT。 10、 1 盎司桶线条的方块电阻率约是每方块0.5 豪欧姆。 11、 在10MHZ 时，1 盎司铜线条就开始具有趋肤效应。 12、 直径为1IN 球面的电容约是2PF。 13、 硬币般大小的一对平行板，板间填充空气时，他们间的电容约为1PF。 14、 当电容器量板间的距离与板子的宽度相当时，则边缘产生的电容与平行板形成的产生的电容相等。例如，在估算线宽为10MIL、介质厚度为10MIL的微带线的平行板电容时，其估算值为1PF/IN,但实际的电容约是上述的两倍，也就是2PF/IN。 15、 如果问对材料特性一无所知，只知道它是有机绝缘体，则认为它的介电 常数约为4。 16、 1 片功率为1W 的芯片，去耦电容(F)可以提供电荷使电压降小于小于 5%的时间(S)是C/2。 17、 在典型电路板钟，当介质厚度为10MIL 时，电源和地平面间的耦合电容 是100PF/IN 平方，并且它与介质厚度成反比。 18、 如果50 欧姆微带线的体介电常数为4，则它的有效介电常数为3。 19、 直径为1MIL 的圆导线的局部电感约是25NH/IN 或1NH/MM。 20、 由10MIL 厚的线条做成直径为1IN 的一个圆环线圈，它的大小相当于拇 指和食指围在一起，其回路电感约为85NH。 21、 直径为1IN 的圆环的单位长度电感约是25NH/IN 或1NH/MM。例如，如 果封装引线是环形线的一部分，且长为0.5IN,则它的电感约是12NH。 22、 当一对圆杆的中心距离小于它们各自长度的10%时，局部互感约是各自 的局部互感的50%。 23、 当一对圆杆中心距与它们的自身长度相当时，它们之间的局部互感比它 们各自的局部互感的10%还要少。 24、 SMT 电容(包括表面布线、过孔以及电容自身)的回路电感大概为2NH, 要将此数值降至1NH 以下还需要许多工作。 25、 平面对上单位面积的回路电感是33PHx 介质厚度(MIL)。 26、 过孔的直径越大，它的扩散电感就越低。一个直径为25MIL 过孔的扩散电感约为50PH。 27、 如果有一个出沙孔区域，当空闲面积占到50%时，将会使平面对间的回路电感增加25%。 28、 铜的趋肤深度与频率的平方跟成反比。1GHZ 时，其为2UM。所以，10MHZ 时，铜的趋肤是20UM。 29、 在50 欧姆的1 盎司铜传输线中，当频率约高于50MHZ 时，单位长度回路电感为一常数。这说明在频率高于50MHZ 时，特性阻抗时一常数。 30、 铜中电子的速度极慢，相当于蚂蚁的速度，也就是1CM/S。 31、 信号在空气中的速度约是12IN/NS。大多数聚合材料中的信号速度约为6IN/NS。 32、 大多数辗压材料中，线延迟1/V 约是170PS/IN。 33、 信号的空间延伸等于上升时间X 速度，即RTx6IN/NS。 34、 传输线的特性阻抗与单位长度电容成反比。 35、 FR4 中，所有50 欧姆传输线的单位长度电容约为3.3PF/IN。 36、 FR4 中，所有50 欧姆传输线的单位长度电感约为8.3NH/IN。 37、 对于FR4 中的50 欧姆微带线，其介质厚度约是线宽的一半。 38、 对于FR4 中的50 欧姆带状线，其平面间的间隔时信号线线宽的2 倍。 39、 在远小于信号的返回时间之内，传输线的阻抗就是特性阻抗。例如，当驱动一段3IN 长的50 欧姆传输线时，所有上升时间短与1NS 的驱动源在沿线传输并发生上升跳变时间内感受到的就是50 欧姆恒定负载。 40、 一段传输线的总电容和时延的关系为C=TD/Z0。 41、 一段传输线的总回路电感和时延的关系为L=TDxZ0。 42、 如果50 欧姆微带线中的返回路径宽度与信号线宽相等，则其特性阻抗比返回路径无限宽时的特性阻抗高20%。 43、 如果50 欧姆微带线中的返回路径宽度至少时信号线宽的3 倍，则其特性阻抗与返回路径无限宽时的特性阻抗的偏差小于1%。 44、 布线的厚度可以影响特性阻抗，厚度增加1MIL,阻抗就减少2 欧姆。 45、 微带线定部的阻焊厚度会使特性阻抗减小，厚度增加1MIL,阻抗减少2欧姆。 46、 为了得到精确的集总电路近似，在每个上升时间的空间延伸里至少需要有3.5 个LC 节。 47、 单节LC 模型的带宽是0.1/TD。 48、 如果传输线时延比信号上升时间的20%短，就不需要对传输线进行端接。 49、 在50 欧姆系统中，5 欧姆的阻抗变化引起的反射系数是5%。 50、 保持所有的突变(IN)尽量短于上升时间(NS)的量值。 51、 远端容性负载会增加信号的上升时间。10-90 上升时间约是(100xC)PS,其中C 的单位是PF。 52、 如果突变的电容小于0.004XRT,则可能不会产生问题。 53、 50 欧姆传输线中拐角的电容(Ff)是线宽(MIL)的2 倍。 54、 容性突变会使50%点的时延约增加0.5XZ0XC。 55、 如果突变的电感(NH)小于上升时间(NS)的10 倍，则不会产生问题。 56、 对上升时间少于1NS 的信号，回路电感约为10NH 的轴向引脚电阻可能会产生较多的反射噪声，这时可换成片式电阻。 57、 在50 欧姆系统中，需要用4PF 电容来补偿10NH 的电感。 58、 1GHZ 时，1 盎司铜线的电阻约是其在DC 状态下电阻的15 倍。 59、 1GHZ 时，8MIL 宽的线条的电阻产生的衰减与介质此材料产生的衰减相当，并且介质材料产生的衰减随着频率变化得更快。 60、 对于3MIL或更宽的线条而言，低损耗状态全是发生在10MHZ频率以上。在低损耗状态时，特性阻抗以及信号速度与损耗和频率无关。在常见的级互连中不存在由损耗引起的色散现象。 61、 -3DB 衰减相当于初始信号功率减小到50%，初始电压幅度减小到70%。 62、 -20DB 衰减相当于初始信号功率减小到1%，初始电压幅度减小到10%。 63、 当处于趋肤效应状态时，信号路径与返回路径的单位长度串联约是(8/W)Xsqrt(f)(其中线宽W:MIL;频率F:GHZ)。 64、 50 欧姆的传输线中，由导体产生的单位长度衰减约是36/(Wz0)DB/IN。 65、 FR4 的耗散因子约是0.02。 66、 1GHZ 时，FR4 中由介质材料产生的衰减约是0.1DB/IN，并随频率线性增加。 67、 对于FR4 中的8MIL 宽、50 欧姆传输线，在1GHZ 时，其导体损耗与介质材料损耗相等。 68、 受损耗因子的制约，FR4 互连线(其长是LEN)的带宽约是30GHZ/LEN。 69、 FR4 互连线可以传播的最短时间是10PS/INxLEN。 70、 如果互连线长度(IN)大于上升时间(NS)的50 倍，则FR4 介质板中由损耗引起的上升边退化是不可忽视的。 71、 一对50 欧姆微带传输线中，线间距与线宽相等时，信号线间的耦合电容约占5%。 72、 一对50 欧姆微带传输线中，线间距与线宽相等时，信号线间的耦合电感约占15%。 73、 对于1NS 的上升时间，FR4 中近端噪声的饱和长度是6IN,它与上升时间成比例。 74、 一跟线的负载电容是一个常数，与附近其他线条的接近程度无关。 75、 对于50 欧姆微带线，线间距与线宽相等时，近端串扰约为5%。 76、 对于50 欧姆微带线，线间距是线宽的2 倍时，近端串扰约为2%。 77、 对于50 欧姆微带线，线间距是线宽的3 倍时，近端串扰约为1%。 78、 对于50 欧姆带状线，线间距与线宽相等时，近端串扰约为6%。 79、 对于50 欧姆带状线，线间距是线宽的2 倍时，近端串扰约为2%。 80、 对于50 欧姆带状线，线间距是线宽的3 倍时，近端串扰约为0.5%。 81、 一对50 欧姆微带传输线中，间距与线宽相等时，远端噪声是4%Xtd/rt。如果线时延是1ns,上升时间时0.5ns，则远端噪声是8%。 82、 一对50 欧姆微带传输线中，间距是线宽的2 倍时，远端噪声是2%Xtd/rt。如果线时延是1ns,上升时间时0.5ns，则远端噪声是4%。 83、 一对50欧姆微带传输线中，间距是线宽的3 倍时，远端噪声是1.5%Xtd/rt。如果线时延是1ns,上升时间时0.5ns，则远端噪声是4%。 84、 带状线或者完全嵌入式微带线上没有远端噪声。 85、 在50 欧姆总线中，不管是带状线还是微带线，要使最怀情况下的远端噪声低于5%，就必须保持线间距大于线宽的2 倍。 86、 在50 欧姆总线中，线间距离等于线宽时，受害线上75%的窜扰来源于受害线两边邻近的那两跟线。 87、 在50 欧姆总线中，线间距离等于线宽时，受害线上95%的窜扰来源于受害线两边距离最近的每边各两根线条。 88、 在50 欧姆总线中，线间距离是线宽的2 倍时，受害线上100%的窜扰来源于受害线两边邻近的那两根线条。这是忽略与总线中其他所有线条间的耦合。 89、 对于表面布线，加大相邻信号线间的距离使之足以添加一个防护布线，串扰常常就会减小到一个可以接受的水平，而且这是没必要增加防护布线。添加终端短接的防护布线可将串扰减小到50%。 90、 对于带状线，使用防护线可以使串扰减小到不用防护线时的10%。 91、 为了保持开关噪声在可以接受的水平，必须时互感小于2.5nhx 上升时间(ns)。 92、 对于受开关噪声限制的接插件或者封装来说，最大可用的时钟频率是 250MHZ/(NxLm)。其中，Lm 是信号/返回路径对之间的互感(nh)，N 是同时开馆的数量。 93、 在LVDS 信号中，共模信号分量是比差分信号分量达2 倍以上。 94、 如果之间没有耦合，差分对的差分阻抗是其中任意一个单端线阻抗的2倍。 95、 一对50 欧姆微带线，只要其中一跟线的电压维持在高或低不变，则另一跟线的单端特性阻抗就与邻近线的距离完全无关。 96、 在紧耦合差分微带线中，与线宽等于线间距时的耦合相比，线条离得很远而没有耦合时，差分特性阻抗仅会降低10%左右。 97、 对于宽边耦合差分对，线条间的距离应至少比线宽大，这么做的目的是为了获得可高达100 欧姆的查分阻抗。 98、 FCC的B级要求是，在100MHZ 时，3M远处的远场强度要小于150UV/M. 99、 邻近的单端攻击次线在强耦合差分对上产生的差分信号串扰比弱耦合差分对上的少30%。 100、 邻近的单端攻击次线在强耦合差分对上产生的共模信号串扰比弱耦合差分对上的多30%。   Eric Bogatin，于1976年获麻省理工大学物理学士学位，并于1980年获亚利桑那大学物理硕士和博士学位。目前是GigaTest实验室的首席技术主管。多年来，他在信号完整性领域，包括基本原理、测量技术和分析工具等方面举办过许多短期课程，培训过4000多工程师，在信号完整性、互连设计、封装技术等领域已经发表了100多篇技术论文、专栏文章和专著。