标签: mcb

  　　前面已经介绍过关于SPARTAN 6 的开发板SP601，主要是对板上的硬件资料做一说明。今天我们要从软件开始着手，做一个最简单的驱动板子上的LED灯的实验。配套的软件可以从网上下载，是一个压缩包，名字是sp601_standalone_apps_rdf0015_13.2_c.zip。当然，你也可以从XPS开始，或者从Project Nevigate开始，再到EDK，从头到尾创建一个自己的例程。 　　为了说明方便，将压缩包解压到C盘根目录下，如下，    　　以上图中的hello_gpio为例，说明如何使用这些例程。打开SDK软件，在启动软件过程中，需要指定工作目录，这里也统一为C盘下的TEMP目录。我用的IDS软件版本是13.2，最新的软件已经是14.1了。SDK启动后如下所示， 　　由于没有打开任何工程，所以工作区是空的（如果有欢迎画面，可以直接关掉）。接下来我们会导入刚才解压过的工程hello_gpio。按下图进行操作，    　　在弹出的对话中，选择导入现有的工程，如下，  　　单击下一步，在接下来的对话框中选择需要导入的工程，如下所示， 　　再单击确定，如下所示，  　　最后点击确定，导入工程结束。ECLIPSE软件会自动开始编绎，成功的画面如下，          待续，，，，   更多文章请访问： 我的博客： http://bbs.ednchina.com/BLOG_liangziusb_440752.HTM 我的淘宝店铺： http://shop64171919.taobao.com 我的实体店铺：北京新中发电子市场2557号 良子.2012年    承接USB开发工程 QQ：2687652834    392425239

最近评估使用了下XILINX最新的Spartan-6 FPGA器件，感觉跟前一代使用比较多的Spartan-3E FPGA器件相比性能有了很大的提高, 如Spartan-6的时钟管理模块就引入了以前在高端器件Virtex-5才有的模拟锁相环(PLL)．本文从用户角度介绍了Spartan-6 FPGA时钟管理模块的特性，并就它的使用做了一个总结, 可供使用Spartan-6时钟管理模块时参考。 闲话少说，书归正传，我们知道同步时序电路设计中最关键的是时钟设计，随着电路规模与速度的提高，对时钟的周期、占空比、延时和抖动等方面的要求也越来越高。为了顺应这需求，Spartan-6系统器件在原有的ＤＣＭ模块基础引入了模拟ＰＬＬ模块构成了功能强大、控制灵活的时钟管理模块（ＣＭＴ）。每个ＣＭＴ模块包含两个ＤＣＭ模块和一个ＰＬＬ模块。Spartan-6系统器件有多至六个 CMT模块。 一、器件组成与特性   1．ＤＣＭ模块主要有以下功能模块组成： a.DLL模块, 主要由延时线和控制逻辑组成。 b.数字频率合成器，为系统产生丰富的频率合成信号输出到CLKFX和CLKFX180。可以提供2~32的倍乘与1~32的分频系数。 c.数字移相器, 可提供粗调的0，90，180，270度移相和具有动态调节能力的相位细调。 d.数字频谱合成器，产生扩频时钟减少电磁干扰（EMI）。 Spartan-6 DCM模块提供给用户的设计原语有DCM_SP和DCM_CLKGEN，DCM_SP在Spartan-3E FPGA器件中也有，而DCM_CLKGEN是Spartan-6新增的，可以用产生动态的频率合成信号和扩频时钟。   2． PLL模块，有一400MHz~1000 MHz压控振荡器（VCO），可提供8种移相(0°, 45°, 90°, 135°, 180°, 225°, 270°, 315°)和6个可独立编程倍乘与分频系数的输出信号。提供给用户的设计原语有PLL_BASE和PLL_ADV，PLL_BASE是单独使用PLL模块最常调用的原语，允许使用PLL的最常用特性，PLL_ADV包括PLL_BASE所有的特性之外，还提供时钟切换及与DCM的连接。可用于以下工作模式： a. 时钟网络去歪斜 b. 频率合成 c. 抖动滤波 d. 零延时的缓冲 f. PLL与PLL、DCM的级联   二、使用指南   1．注意时钟的输入与输出范围,所有应用不能超过范围.。如Spartan-6 器件DCM的DLL模块的时钟输入范围如下（以下摘自Spartan-6 DATA SHEET）： 速度等级为-1L的为器件5MHz~175MHz。 速度等级为2的为器件5MHz~250MHz。 速度等级为3和4的为器件5MHz~280MHz。 DCM的DLL模块的时钟输出范围如下： CLKOUT_FREQ_CLK0与CLKOUT_FREQ_CLK180为5MHz~250MHz（等级2）或5MHz~280MHz（等级3或4）； CLKOUT_FREQ_CLK90与CLKOUT_FREQ_CLK270为5MHz~200MHz； CLKOUT_FREQ_2X与CLKOUT_FREQ_2X180为0.3125MHz~166MHz（等级2）或0.3125MHz~186MHz（等级3或4）； DCM的DFS模块的时钟输入范围如下： 速度等级为2的为器件0.5MHz~333MHz。 速度等级为3和4的为器件0.5MHz~375MHz。 DCM的DFS模块的时钟输出范围如下： CLKOUT_FREQ_FX与CLKOUT_FREQ_FX180为5MHz~333MHz（等级2）或5MHz~375MHz（等级3或4）； PLL模块的最小的输入时钟频率为19 MHz，最大输入时钟频率为375MHz（从全局时钟输入，速度等级2），400MHz（从全局时钟输入，速度等级3），450MHz（从I/O时钟输入，速度等级2），525MHz（从I/O时钟输入，速度等级3）。 PLL模块的最小的输出时钟频率为3.125MHz，最大输入时钟频率为从BUFGMUX输出为375MHz（速度等级2）或400MHz（速度等级3或4），从BUFPLL输出为950MHz（速度等级2）或1050MHz（速度等级3）或1080MHz（速度等级4）。 无论什么时候都不能使VCO超出范围，Spartan-6 器件VCO的频率范围为400MHz~1000MHz（等级2），400MHz~1050MHz（等级3），400MHz~1080MHz（等级4），   2．PLL或DCM的选择使用问题。 PLL和DCM有类似的功能,又有各自的特性, 在应用中什么时候选择使用PLL模块较好, 什么时候选择使用DCM模块较好呢? 一般认为PLL模块有六组输出时钟, 在多时钟的应用中使用PLL比较合适，另外PLL对抖动滤波效果比较好，如要实现抖动滤波也推荐使用PLL模块。Spartan-6 PLL模块还提供时钟切换功能，在需要动态切换时钟源的应用中尤为合适。DCM在相位调整上功能比较全，既有粗调的0，90，180，270度移相，又有动态调节的相位细调能力，在实现时钟相位调整的时候推荐使用DCM模块。其它情况如频率合成、调整时钟占空比，消除时钟延时使用PLL模块或DCM模块都可以。   3．DCM除对输入时钟的频率有要求外，对输入时钟的抖动也有要求，如果超出限制的话会导致DCM失锁，失锁后需要用户将DCM复位。抖动主要分两类： a. Cycle-to-cycle jitter b. Period jitter Cycle-to-cycle jitter一般为±150ps(FCLKFX 150 MHz)或±3000ps(FCLKFX 150 MHz), Period jitter一般为±1ns. 具体参见Spartan-6 DATA SHEET。 如果输入时钟的抖动过大，建议先经过PLL模块进行抖动滤波。   4．PLL与DCM的级联选择 a. PLL输出驱动DCM模块，优点是在输入DCM模块前可减少输入时钟的抖动，同时又可以使用户能构访问所有DCM模块的输出信号，一个PLL可以驱动多个DCM模块，并不要求PLL与DCM都是在同一CMT模块内。 b. DCM模块输出驱动PLL模块，这种情况可以减少输入时钟和DCM时钟输出的总体抖动。如果DCM输出直接连到PLL输入，要求PLL与DCM都是在同一CMT模块内，这种情况可减少的本地噪声与专用布线资源。如果PLL与DCM不在同一CMT模块内，DCM输出必须经过BUFG缓冲后连到PLL。由于PLL输入信号的限制, 最多只有两个DCM输出信号可以连到一个PLL模块. c. PLL与PLL的级联, 级联PLL可以产生更大范围的时钟, 两个PLL的级联也要通过BUFG缓冲, 此时器件通路的抖动最小。 以上抛砖引玉，主要参考文献为XILINX的：   1．ug382 Spartan-6 FPGA Clocking Resources User Guide. 2．Ds162 Spartan-6 FPGA Data Sheet: DC and Switching Characteristics. 3．xapp1065 Spread-Spectrum Clock Generation in Spartan-6 FPGAs 如有不当之处或要补充的地方，还望博友不吝赐教以共同提高使用Spartan-6时钟管理模块的水平^_^。此文为“安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品。（转帖）   更多文章请访问： 我的博客： http://bbs.ednchina.com/BLOG_liangziusb_440752.HTM 我的淘宝店铺： http://shop64171919.taobao.com 我的实体店铺：北京新中发电子市场2557号 良子.2012年 QQ：2687652834    392425239

        SPARTAN-6系列FPGA最大的亮点就是增加了硬核，包括针对存储器的和PCI-E的，这里仅对内存控制器（Memory Controller Block）作一简单介绍。在SPARTAN-6系列之前，还没有FPGA内部嵌有类似的资源，如果要在FPGA内实现对DDR2的控制，只能用IP来实现，并且性能有限。可以说，XILINX的SPARTAN-6又一次实现了FPGA内部架构上的创新。（当然，ALTERA公司也紧跟其后，推出了类似的产品，但到现在也是只闻其声，不见真正的产品出现）        SPARTAN-6内部的内存控制器，总的来说有很多优点，如可以接DDR、DDR2、DDR3和LPDDR，通用性较强，支持现在主流的存储器；存储器的性能有很大提升（相比之前用软核实现的存储器接口，大约是2倍的关系）；设计时间较之前有较大的缩短（因为与约束相关的设计现在都取消了）；也节省了一些FPGA内的逻辑资源。下面是一简单列表 ，   1、支持DDR、DDR2、DDR3和LPDDR(低功耗DDR，用在称动设备或手持设备中)。 2、单一SPARTAN-6芯片最多支持4片存储器，总线宽度可以是4bit、8bit和16bit；密度可以达到4Gb，带宽可以达到12.8Gb/s。 3、最多支持8个BANK。 4、硬核PHY，提供可预测的时序特性，最高可以达到800 Mbps 的数据率。 5、内存控制器的引脚固定，简化了电路板设计。 6、提供内存控制器（MCB）的高级特性，如可编程的驱动强度、片上终端（ODT）、CAS延迟等控制。 7、对数据选通引脚（DQS）的自动校准特性，简化了DQS和DQ之间的时序特性。 8、软件提供了对MCB的全面支持。     作为FPGA行业惟一的、面向大批量低功耗领域的45nm FPGA，,Spartan-6 器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和 LPDDR（移动 DDR）。Spartan-6 器件为专用 MCB 模块提供了高达 800 Mbps 的数据速率，并且其存储器接口性能是上一代和竞争低成本 FPGA 解决方案的2倍。使用专用存储器控制器还有很多功耗节省优势，特别是它支持低功耗 DDR（LPDDR）标准。 ，赛灵思将介绍面向 Virtex-6 和 Spartan-6 器件的存储器接口解决方案，并且解释如何利用这些解决方案，来充分发挥您的下一个 FPGA 设计中的外部存储器的优势。     更多文章请访问： 我的博客1: http://bbs.ednchina.com/BLOG_liangziusb_440752.HTM 我的博客2:   http://www.eefocus.com/liangziusb/blog/ EDN小组 http://group.ednchina.com/GROUP_GRO_14600_3466.HTM LZ3684 USB2.0开发板(CY7C68013A)， 请访问我的淘宝http://shop64171919.taobao.com LZ3014 USB3.0开发板(CYUSB3014)，请访问我的淘宝http://shop64171919.taobao.com 实体店铺：北京新中发电子市场2557号   良子.2012年 QQ：2687652834    392425239  

       SPARTAN-6的资料已经很多了，现在是学习SPARTAN-6开发的时候了，因为配套的开发板有了，配套的开发资料也有了，其余的只能说是时间的问题了。下面对这些开发资料做一简单汇总，方便大家的学习。当然，所有的资料都来源于XILINX公司的官方网站，并且这些资料还在不断更新中，官网地址如下：http://www.xilinx.com/products/silicon-devices/fpga/spartan-6/index.htm 1、ds160.pdf， 2、ds162.pdf，介绍直流及开关特性。 3、ds386.pdf，介绍GTP收发器方面的手册。 4、ub380.pdf，介绍SPARTAN-6的配置方面的特性。 5、ub394.pdf，电源管理的用户手册。 6、ub382.pdf，介绍时钟方面的内容。 7、ub383.pdf，介绍SPARTAN-6内部的块RAM的特性。 8、ub393.pdf，介绍PCB设计和引脚布局方面的内容。 9、ub385.pdf，介绍封装及引脚特性。 10、ub388.pdf，内存控制器（MCB）的用户手册。 11、，，，，，，，，          以上只是很少的一部分资料，只是用来开发内存控制器（MCB）方面可以参考的，如果是学习其它如PCI-E的开发资料，可能需要自己到XILINX官网上去查一下了。总的来说，现在的资料很丰富了，几十篇都有，这些资料如果都看一篇，我想可能需要半年的时间。    更多文章请访问： 我的博客1: http://bbs.ednchina.com/BLOG_liangziusb_440752.HTM 我的博客2:   http://www.eefocus.com/liangziusb/blog/ EDN小组 http://group.ednchina.com/GROUP_GRO_14600_3466.HTM LZ3684 USB2.0开发板(CY7C68013A)， 请访问我的淘宝http://shop64171919.taobao.com LZ3014 USB3.0开发板(CYUSB3014)，请访问我的淘宝http://shop64171919.taobao.com 实体店铺：北京新中发电子市场2557号   良子.2012年 QQ：2687652834    392425239

          学习一个新的芯片，最好是从开发板开始。如果仅仅是看一些数据手册、文档资料等内容，想念学习效果并不会很好。幸好XILINX公司为我们准备了一些开发板，可以加速我们的学习，针对SPARTAN-6的SP601及SP605都是不错的开发板，唯一的缺点就是价格太高，可能并不适合我们，最便宜的SP601开发板也要2000多元，如果不是公司购买的话，一般人也接受不了。        这两天正好收到某公司的一块SP601开发板，好对SPARTAN-6芯片做一评估。下面对SP601开发板作一简单介绍，开发板外观如下，          板上资源介绍如下， 1、SPARTAN-6芯片，型号为XC6SLX16-2CSG324 2、DDR2存储器，Elpida EDE1116ACBG 1 Gb DDR2 SDRAM 3、SPI x4 Flash 4、Linear Flash BPI 5、10/100/1000 Ethernet PHY 6、RS232 UART (USB Bridge)，就是将串口信号转换成USB信号，可能是因为现在的电脑串口太少了，而USB信号却很多的原因。 7、IIC EEPROM 8、晶振及外部时钟输入接口 9、FPGA外扩接口 10、以太网状态指示LED 11、FPGA唤醒LED及接口 12、FPGA配置相关LED 13、DIP开关、按键及接口 14、编程按键 15、USB  JTAG接口，由一片CPLD及一片CY7C68013组成，其它就是一个下载器。 16、板子电源部分         SP601开发板总体来说是不错的，但也有并不恰当的地方，可能会适合美国的国情，但并不一定适合国内的情况，如板子的电源部分用的是凌特公司的微型DC-DC模块，功率余量较大，BGA封装，价格较高；还有就是板子上提供了下载器，这一点无疑是多余的，增加了用户的成本。（未完，待续）            更多文章请访问： 我的博客1: http://bbs.ednchina.com/BLOG_liangziusb_440752.HTM 我的博客2:   http://www.eefocus.com/liangziusb/blog/ EDN小组 http://group.ednchina.com/GROUP_GRO_14600_3466.HTM LZ3684 USB2.0开发板(CY7C68013A)， 请访问我的淘宝http://shop64171919.taobao.com LZ3014 USB3.0开发板(CYUSB3014)，请访问我的淘宝http://shop64171919.taobao.com 实体店铺：北京新中发电子市场2557号   良子.2012年 QQ：2687652834    392425239