标签: hampoo

如何降低数字信号和模拟信号间的相互干扰呢？在设计之前必须了解电磁兼容(EMC)的两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参考面。相反，如果系统存在两个参考面，就可能形成一个偶极天线(注：小型偶极天线的辐射大小与线的长度、流过的电流大小以及频率成正比)；而如果信号不能通过尽可能小的环路返回，就可能形成一个大的环状天线(注：小型环状天线的辐射大小与环路面积、流过环路的电流大小以及频率的平方成正比)。在设计中要尽可能避免这两种情况。   有人建议将混合信号电路板上的数字地和模拟地分割开，这样能实现数字地和模拟地之间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大型系统中问题尤其突出。最关键的问题是不能跨越分割间隙布线，一旦跨越了分割间隙布线，电磁辐射和信号串扰都会急剧增加。在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。 http://www.hampoo.com/know-how/detail/23  

  一、PCB过孔的基础知识    过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。从过孔作用上可以分成各层间的电气连接和用作器件的固定或定位两类。从工艺制程上来过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位 于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电 路板均使用它，而不用另外两种过孔。从设计的角度来看，一个过孔主要由中间的钻孔（drill hole）和钻孔周围的焊盘区构成，这两部分的尺寸大小决定了过孔的大小。过孔越小，其自身的寄生电容也越小，适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，又受到钻孔(drill)和电镀（plating）等工艺技术的限制。    二、关于过孔的寄生电容    过孔的寄生电容过孔本身存在着对寄生地的杂散电容，过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。 三、关于过孔的寄生电感   过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电 感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。过孔产生的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。   四、关于过孔的使用   1．从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。必要时可以考虑使用不同尺寸的过孔，比如对于电源或地线的过孔，可以考虑使用较大尺寸，以减小阻抗，而对于信号走线，则可以使用较小的过孔。当然随着过孔尺寸减小，相应的成本也会增加。   2．上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄生参数。   3．PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。   4．电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好。可以考虑并联打多个过孔，以减少等效电感。 5．在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上放置一些多余的接地过孔。   6．对于密度较高的高速PCB板，可以考虑使用微型过孔。   http://www.hampoo.com/know-how/detail/119  

来源PCB网 http://www.hampoo.com 如何实现PCB高效的布通率以及缩短设计时间呢 本文介绍PCB规划、布局和布线的设计技巧和要点：尽管现在的EDA工具很强大，但随着PCB尺寸要求越来越小，器件密度越来越高，PCB设计的难度并不小。现在PCB设计的时间越来越短，越来越小的电路板空间，越来越高的器件密度，极其苛刻的布局规则和大尺寸的组件使得设计师的工作更加困难。为了解决设计上的困难，加快产品的上市，现在很多厂家倾向于采用专用EDA工具来实现PCB的设计。但专用的EDA工具并不能产生理想的结果，也不能达到100%的布通率，而且很乱，通常还需花很多时间完成余下的工作。 下面介绍一下设计过程和步骤。 1、首先确定PCB的层数 　 电路板尺寸和布线层数需要在设计初期确定。如果设计要求使用高密度球栅数组(BGA)组件，就必须考虑这些器件布线所需要的最少布线层数。布线层的数量以及层叠(stack-up)方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度，实现期望的设计效果。 　 多年来，人们总是认为电路板层数越少成本就越低，但是影响电路板的制造成本还有许多其它因素。近几年来，多层板之间的成本差别已经大大减小。在开始设计时最好采用较多的电路层并使敷铜均匀分布，以避免在设计临近结束时才发现有少量信号不符合已定义的规则以及空间要求，从而被迫添加新层。在设计之前认真的规划将减少布线中很多的麻烦。 2、设计规则和限制 　 自动布线工具本身并不知道应该做些什么。为完成布线任务，布线工具需要在正确的规则和限制条件下工作。不同的信号线有不同的布线要求，要对所有特殊要求的信号线进行分类，不同的设计分类也不一样。每个信号类都应该有优先级，优先级越高，规则也越严格。规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间的相互影响以及层的限制，这些规则对布线工具的性能有很大影响。认真考虑设计要求是成功布线的重要一步。 3、组件的布局 　 为最优化装配过程，可制造性设计(DFM)规则会对组件布局产生限制。如果装配部门允许组件移动，可以对电路适当优化，更便于自动布线。所定义的规则和约束条件会影响布局设计。 　 在布局时需考虑布线路径(routing?channel)和过孔区域。这些路径和区域对设计人员而言是显而易见的，但自动布线工具一次只会考虑一个信号，通过设置布线约束条件以及设定可布信号线的层，可以使布线工具能像设计师所设想的那样完成布线。 4、扇出设计 　 在扇出设计阶段，要使自动布线工具能对组件引脚进行连接，表面贴装器件的每一个引脚至少应有一个过孔，以便在需要更多的连接时，电路板能够进行内层连接、在线测试(ICT)和电路再处理。 　 为了使自动布线工具效率最高，一定要尽可能使用最大的过孔尺寸和印制线，间隔设置为50mil较为理想。要采用使布线路径数最大的过孔类型。进行扇出设计时，要考虑到电路在线测试问题。测试夹具可能很昂贵，而且通常是在即将投入全面生产时才会订购，如果这时候才考虑添加节点以实现100%可测试性就太晚了。 　 经过慎重考虑和预测，电路在线测试的设计可在设计初期进行，在生产过程后期实现，根据布线路径和电路在线测试来确定过孔扇出类型，电源和接地也会影响到布线和扇出设计。为降低滤波电容器连接线产生的感抗，过孔应尽可能靠近表面贴装器件的引脚，必要时可采用手动布线，这可能会对原来设想的布线路径产生影响，甚至可能会导致你重新考虑使用哪种过孔，因此必须考虑过孔和引脚感抗间的关系并设定过孔规格的优先级。 5、手动布线以及关键信号的处理 　 尽管本文主要论述自动布线问题，但手动布线在现在和将来都是印刷电路板设计的一个重要过程。采用手动布线有助于自动布线工具完成布线工作。如图2a和图2b所示，通过对挑选出的网络(net)进行手动布线并加以固定，可以形成自动布线时可依据的路径。 　 无论关键信号的数量有多少，首先对这些信号进行布线，手动布线或结合自动布线工具均可。关键信号通常必须通过精心的电路设计才能达到期望的性能。布线完成后，再由有关的工程人员来对这些信号布线进行检查，这个过程相对容易得多。检查通过后，将这些线固定，然后开始对其余信号进行自动布线。? 6、自动布线 　 对关键信号的布线需要考虑在布线时控制一些电参数，比如减小分布电感和EMC等，对于其它信号的布线也类似。所有的EDA厂商都会提供一种方法来控制这些参数。在了解自动布线工具有哪些输入参数以及输入参数对布线的影响后，自动布线的质量在一定程度上可以得到保证。? 　 应该采用通用规则来对信号进行自动布线。通过设置限制条件和禁止布线区来限定给定信号所使用的层以及所用到的过孔数量，布线工具就能按照工程师的设计思想来自动布线。如果对自动布线工具所用的层和所布过孔的数量不加限制，自动布线时将会使用到每一层，而且将会产生很多过孔。 　 在设置好约束条件和应用所创建的规则后，自动布线将会达到与预期相近的结果，当然可能还需要进行一些整理工作，同时还需要确保其它信号和网络布线的空间。在一部分设计完成以后，将其固定下来，以防止受到后边布线过程的影响。 　 采用相同的步骤对其余信号进行布线。布线次数取决于电路的复杂性和你所定义的通用规则的多少。每完成一类信号后，其余网络布线的约束条件就会减少。但随之而来的是很多信号布线需要手动干预。现在的自动布线工具功能非常强大，通常可完成100%的布线。但是当自动布线工具未完成全部信号布线时，就需对余下的信号进行手动布线。 7、自动布线的设计要点包括:    7.1略微改变设置，试用多种路径布线； 　 7.2保持基本规则不变，试用不同的布线层、不同的印制线和间隔宽度以及不同线宽、不同类型的过孔如盲孔、埋孔等，观察这些因素对设计结果有何影响；    7.3让布线工具对那些默认的网络根据需要进行处理； 　 7.4信号越不重要，自动布线工具对其布线的自由度就越大。 8、布线的整理 　 如果你所使用的EDA工具软件能够列出信号的布线长度，检查这些数据，你可能会发现一些约束条件很少的信号布线的长度很长。这个问题比较容易处理，通过手动编辑可以缩短信号布线长度和减少过孔数量。在整理过程中，你需要判断出哪些布线合理，哪些布线不合理。同手动布线设计一样，自动布线设计也能在检查过程中进行整理和编辑。 9、电路板的外观 　 以前的设计常常注意电路板的视觉效果，现在不一样了。自动设计的电路板不比手动设计的美观，但在电子特性上能满足规定的要求，而且设计的完整性能得到保证。  

来源:中国IT实验室  http://www.hampoo.com   面对高速高密度PCB设计的挑战，设计者需要改变的不仅仅是工具，还有设计的方法、理念和流程。 　 随着电子产品功能的日益复杂和性能的提高，印刷电路板的密度和其相关器件的频率都不断攀升，工程师面临的高速高密度PCB设计所带来的各种挑战也不断增加。除大家熟知的信号完整性（SI）问题，Cadence公司高速系统技术中心高级经理陈兰兵认为，高速PCB技术的下一个热点应该是电源完整性（PI）、EMC/EMI以及热分析。   而随着竞争的日益加剧，厂商面临的产品面世时间的压力也越来越大，如何利用先进的EDA工具以及最优化的方法和流程，高质量、高效率的完成设计，已经成为系统厂商和设计工程师不得不面对的问题。 　　 热点：从信号完整性向电源完整性转移   谈到高速设计，人们首先想到的就是信号完整性问题。信号完整性主要是指信号在信号线上传输的质量，当电路中信号能以要求的时序、持续时间和电压幅度到达接收芯片管脚时，该电路就有很好的信号完整性。当信号不能正常响应或者信号质量不能使系统长期稳定工作时，就出现了信号完整性问题，信号完整性主要表现在延迟、反射、串扰、时序、振荡等几个方面。一般认为，当系统工作在50MHz时，就会产生信号完整性问题，而随着系统和器件频率的不断攀升，信号完整性的问题也就愈发突出。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等这些问题都会引起信号完整性问题，导致系统工作不稳定，甚至完全不能正常工作。 　　 信号完整性技术经过几十年的发展，其理论和分析方法都已经较为成熟。对于信号完整性问题，陈兰兵认为，信号完整性不是某个人的问题，它涉及到设计链的每一个环节，不但系统设计工程师、硬件工程师、PCB工程师要考虑，甚至在制造时也不能忽视。解决信号完整性问题，必须借助先进的仿真工具，如Cadence的SPECCTRAQuest就是不错的仿真工具，利用它可以在设计前期进行建模、仿真，从而形成约束规则指导后期的布局布线，提高设计效率。随着Cadence 在今年6月推出的专门针对千兆赫信号的仿真器MGH——它是业界首个可以在几秒之内完成数万BIT千兆赫信号的仿真器——信号完整性技术更臻完善。 　　 相对于信号完整性，电源完整性是一种较新的技术，它被认为是高速高密度PCB设计目前最大的挑战之一。电源完整性是指在高速系统中，电源传输系统（PDS power deliver system）在不同频率上，阻抗特性不同，使PCB板上电源层与地层间的电压在电路板的各处不尽相同，从而造成供电不连续，产生电源噪声，使芯片不能正常工作；同时由于高频辐射，电源完整性问题还会带来EMC/EMI问题。如果不能很好地解决电源完整性问题，会严重影响系统的正常工作。   通常，电源完整性问题主要通过两个途径来解决：优化电路板的叠层设计及布局布线，以及增加退耦电容。退耦电容在系统频率小于300 ~ 400MHz时，可以起到抑止频率、滤波和阻抗控制的作用，在恰当的位置放置合适的退耦电容有助于减小系统电源完整性的问题。但是当系统频率更高时，退耦电容的作用很小。在这种情况下，只有通过优化电路板的层间距设计以及布局布线或者其他的降低电源、地噪声的方法（如适当匹配降低电源传输系统的反射问题）等来解决电源完整性问题，同时抑止EMC/EMI。 　 对于信号完整性和电源完整性之间的关系，陈兰兵认为：“信号完整性是时域的概念，比较好理解，而电源完整性却是频域的概念，难度比信号完整性大，但在某些方面和信号完整性又有相通之处。电源完整性对工程师的技能要求更高，对于高速设计而言，是一个新的挑战。它不但涉及到板级，同时涉及到芯片和封装级。建议从事高速电路板设计的工程师在解决了信号完整性的基础上再做电源完整性。”据介绍，Cadence的电源完整性工具PI已推向市场，并已成功运用到很多客户的设计中。 　　  通过仿真 “软”化你的设计 　 仿真是对把各方面问题都考虑进去的虚拟原型的测试。由于设计越来越复杂，工程师不可能把每一种方案都拿来实施，此时只能借助先进的仿真代替试验进行判断。 　　 今天的系统设计，除了面临高速高密度电路板所带来的挑战外，产品快速面世的压力更是使仿真成为系统设计必不可少的手段。设计者希望利用先进的仿真工具，在设计阶段即找出问题，从而高效率、高质量地完成系统设计。 　　 传统的电路板设计，工程师很少借助仿真的手段。更多的时候是利用上游芯片厂商提供的参考设计和设计指导规则（即白皮书），结合工程师的实际经验进行设计，然后将设计生产出来的原型机进行反复测试试验、找出问题、修改设计，这样周而复始，直至问题基本全部解决。即时偶尔采用仿真工具进行设计，也只局限于局部电路。修改电路意味着时间上的延迟，这种延迟在产品快速面世的压力下是无法接受的，尤其对于大型系统，一处小小的修改也许需要将整个设计推翻重来，正所谓“牵一发而动全身”，它给厂商带来的损失是无法估量的。 　 产品质量的难以保证、开发周期的不可控、对工程师经验的过分依赖……这些因素使上述设计方法难以应对越来越复杂的高速高密度PCB设计所带来的挑战，因而必须借助先进的仿真工具加以解决。“上游芯片厂商给的设计方案是建立在他们自己样板的基础上的，而系统厂商的产品和上游厂商的样板不可能完全一样；同时，一个芯片的设计要求可能和另一个的相互矛盾，这时必须通过仿真来确定设计方案。”陈兰兵说。       某种意义上讲，仿真就是让软件在虚拟原型上完成以前需要通过对物理原型的测试才能够完成的功能评价，是一种更为“软”化和更加经济的方案。 　　 然而高速高密度电路板的仿真和传统的仿真又有所不同。Mentor Graphics公司技术工程师尤立夫介绍：“传统的仿真是针对原理图而做的，它只是加激励，看输出，由此来判断功能是否正确；而高速仿真是在功能正确的前提下，看设计的性能如何，它既针对原理图，同时针对PCB设计。”利用仿真工具，可以判断哪一个方案更贴近实际需求，在满足性能要求的基础上，判断哪一个的成本更低，在性能设计和系统成本之间找到一个平衡点。尤立夫说：“利用仿真工具，可以判断系统改进的方向是否正确，为设计指明方向，提高一板成功率，使产品更快走向市场。但是，无论仿真的结果多么接近测试结果，它都不能代替实际的测试系统。” 　　 测试是对包含所有现实环境因素的系统性能的一种真实判断，然而仿真却是对虚拟原型的“测试”，是针对某种特定条件的，没有一种工具可以将所有现实条件全部考虑进去同时仿真。然而，随着技术的发展和工具的不断完善，仿真结果和实际测试结果的逼近度越来越高，对设计的指导意义也越来越大，但同时对工程师也提出了更高的要求——虽然工具越来越易用，但对仿真结果的判断和改进方法都依赖于工程师的技术水平和理论基础。 　　 目前在高速PCB仿真中，效果最不理想的是EMC/EMI。这是因为对于高速系统，由于过孔效应的影响，需要对系统进行三维建模才能有效模拟真实环境。然而对于PCB这样一个庞大且复杂的系统，对其进行三维建模非常困难。据尤立夫介绍，目前主要采用专家检查的方式，既按照国际通用标准将EMC/EMI问题变换成PCB上布局布线的规则。Cadence 的EMControl就是这样一个类似于专家系统的规则检查工具，同时还提供了客户化的接口，方便客户编写适合于本公司的EMC/EMI检查规则。Mentor Graphics的Quiet Expert可以检查引起EMI问题的不正确的布线结构，找出问题，并给出导致EMI问题的原因和建议的解决方案。 　　 此外，在三维分析方面，Ansoft、Apsim等公司可以提供专门的工具和方法，并且这些工具可以与Cadence和Mentor Graphics的系统工具配合使用。 　　 效率之选：自动布线与并行设计 　　 原理图设计不止是把电路“描”进去，还有很多其它要求，原理图设计工具应该能将这些要求带到下一个环节，支持自动布线、功能仿真等。 　　 为了找到一条更富效率的设计路径，解决产品面世时间压力，将产品快速推向市场，自动布线和并行设计技术应运而生。       “如果能很好地利用自动布线技术，可以减少画板时间，将PCB的设计效率提高一倍以上。” 陈兰兵介绍。然而要想实现自动布线，必须借助电气化的规则管理器，将系统设计工程师和硬件设计工程师对电路的设计要求传递给PCB工程师。   对于早期较为简单的系统，通常的做法是硬件工程师把设计要求一条条手写下来，告诉PCB设计工程师如何去做。但对于复杂的系统，面对成千上万的连线、无数的要求，硬件工程师无法将这些规则一一记录下来，PCB设计工程师更无法一条条去检查和实施。这时，就需要电气化的规则管理器将各种设计要求管理起来，硬件工程师和PCB设计工程师可以在同一个规则管理器的基础上协同工作。Cadence公司的规则管理器Constrain Management（简称CM）已被无缝地集成到其原理图设计工具和PCB设计工具中，硬件工程师在原理图设计完成后，其设计要求（电气性能、DFT、DFM规则等）就被CM自动带到下一个环节，系统根据这些规则进行自动布线。因此自动布线是建立在约束规则驱动基础上的自动布线，但同时必须有一个能很好理解和完成这些约束规则的布线器，Cadence的Specctra能使两者很好地达到统一。 　　 对于自动布线技术，陈兰兵建议，“如果一个公司技术没有掌握好，信号完整性问题不能很好解决，建议不要采用自动布线。因为如果不能定义很好的规则，将无法正确驱动自动布线。”无论工具如何发达，计算机都不可能完全取代人的大脑行为，因而也就不可能有100％的自动布线。前面我们所说的自动布线其实是一种交互式的自动布线，需要人的参与：自动布线以前有些规则还需要手工进一步确定；自动布线完成以后需要工程师验证和修改。 　　 对于传统的、较为低速的系统设计，很多工程师可能都有过这样的经验，用Cadence的OrCAD画原理图，再用Mentor的PowerPCB做布局布线。但陈兰兵认为，这种方法在高速设计领域不再适合。“数据在不同厂商的工具之间不能实现完全转换，例如：传统的读网表的方法，不可能把原理图中的一些电气属性和要求带到PCB设计中，因而不适合高速设计。” 　　 除自动布线，对大型系统，并行设计也是提高设计效率的有效途径。并行设计即协同设计，就是将一块电路板分割成几部分，由几个人同时进行设计。据尤立夫介绍，目前Mentor Graphics的工具在并行设计方面已经可以做到，如果将一台机器上的设计存盘后，另一台机器立刻可以看见，并且两边的连线可以自动连到一起，这样可以减轻不同设计之间整合的任务。尤立夫说：“到今年晚些时候，Mentor Graphics公司完全动态的并行设计工具extremePCB就可以推向市场，到时候，工程师就可以像联网打CS一样进行完全实时的并行设计，即彼此的设计可以实时被对方看见，这样可以方便异地工程师之间的合作。”对于并行设计，陈兰兵认为，它不但需要好的设计工具，更需要好的设计方法。他建议，并行设计不要分得太细、太广，2~3人比较合理，否则思路太分散，反而不利于设计。据悉，Cadence的并行设计工具也将在下一版本中推出。       超越PCB：高速问题的系统级考虑 　　 当系统从几百兆发展到数十吉时，芯片设计、封装设计、系统设计已经不可能再分开考虑。对于高端产品，在设计芯片时，就应该考虑封装设计和系统设计。 　　 在去除软件本身的问题之后，如何精简流程，从流程上减少工程师的失误，使工程师把更多的精力投入到设计之中，使产品尽快进入市场，也已经成为EDA厂商正在考虑的内容。 　　 通常，一个系统上的连接线，始于芯片（Silicon）的I/O，经过封装（Package）的bump和substrate，到达封装的pin，然后经过PCB，到另一封装的pin、substrate、bump和芯片的I/O。芯片、封装、电路板，这是三个不同的领域，以前的工程师在设计的时候不会去综合考虑，也无从知道其他工程师的想法。但是随着设计频率的提高、芯片面积的减小、设计周期的缩短，厂商在做芯片设计时就应该考虑到封装设计和PCB设计，使三者有效地结合起来。陈兰兵认为，“这时无论从信号完整性上来说，还是从设计周期上来说，我们都应该同时考虑Silicon-Package-Board的设计，并协调它们之间的互相联系。比如说，有时在PCB中会有很难解决的时序问题，在Package中却可以很容易地解决。” 　　 Cadence作为系统级流程设计的积极倡导者，其Allegro平台即涵盖了板级设计和封装级设计，并可以和Cadence的其它几个芯片设计平台串接起来，形成完整的设计链，实现数据的有效交换和沟通。此外，Cadence的VSIC（Virtual System InterConnect）设计方法是一种新的Silicon-Package-Board 协同设计方法，它使得工程师在设计早期就可以考虑整个系统引起的时序或是信号完整性的问题，解决了千兆赫信号设计的一大瓶颈。       Allegro DesignWorkbench 则是和MatrixOne联合推出的电子设计领域第一个PLM（Product Lifecycle Management）产品，保证了工程师在合适的时间、合适的地点，选取最合适的器件。“它肯定会对现有的设计流程带来深远的影响，可能会缩短工程师50%的设计周期”， 陈兰兵介绍说。   感谢陈兰兵先生和尤立夫先生回答采访问题及提供相关资料。 陈兰兵先生毕业于电子科技大学，获微电子学硕士学位，在电子行业拥有超过14年的丰富经验，现任Cadence公司高速系统技术中心高级经理。       尤立夫先生毕业于哈尔滨工程大学，获水声工程博士学位，在电子与信号处理系统设计方面拥有超过10年的丰富经验。尤先生于2004年2月加入Mentor Graphics中国担任市场行销技术工程师。

来源:中国电镀网 http://www.hampoo.com         用于印制板制造的电镀工艺有化学镀铜、酸性光亮镀铜、镀锡等。用于功能性镀层有镀金、镀镍、镀银、化学镀镍和化学镀锡等。这些基本上可以采用常规电镀中的工艺，但是要获得良好的印制线路板产品，还是要采用针对印制线路板行业需要而开发的电镀技术，也就是电子电镀工艺技术。比如酸性镀铜，要求有更好的分散能力，镀层要求有更小的内应力，这样才能满足印制板的技术要求。镀锡则要求有很高的电流效率和高分散能力，以防止电镀过程中的析氢对抗蚀膜边缘的撕剥作用，影响图形的质量。镀镍则要求是低应力和低孔隙率的镀层等。             全板电镀和图形电镀             从字面上可以看出，对整个印制板进行电镀，就叫全板电镀，只对需要的图形部分进行电镀，就是图形电镀。电镀是印制线路板制造中经常用到的制造方法。全板电镀时，完成钻孔后的线路板经过去钻污、微蚀、活化后，进行化学镀铜，再进行全板电镀。电镀完成后再进行图形的印制(正像图形，即所需要的线路形成图形)，然后将非图形部分脱膜、蚀刻，就形成了印制线路，脱去线路上的挽蚀膜后即成为印制线路板。       图形电镀法在进行图形电镀前仍需要进行全板电镀，区别在于图形印制的是负像图形，即将线路的空白区进行保护，这样线路就是裸露的铜镀层，再在其上进行图形电镀锡，然后去掉保护膜，再进行蚀刻，这时锡对图形进行保护，而将没有锡层的空白区全部蚀掉，留下的就是印制线路。锡层有两种不同应用，一种是保留，用做锡层印制板，另一种是将锡层退除后镀其他镀层(热风整平、化学银或化学镍、化学金等)。实际制作过程中，由于所采用的工艺不同，所用的电镀流程也有所不同。             加成法和半加成法             在印制板制造工艺中，加成法是指在没有覆铜箔的胶板上印制电路后，以化学镀铜的方法在胶板上镀出铜线路图形，形成以化学镀铜层为线路的印制板。由于线路是后来加到印制板上去的，所以叫做加成法。加成法对化学镀铜的要求很高，对镀铜与基体的结合力要求也很严格，这种工艺的优点是工艺简单，不用覆铜板(材料成本较低)，不担心电镀分散能力的问题(完全是采用化学镀铜)，因此这种工艺大量用于制造廉价的双面板。       加成法的制造工艺流程如下：无铜基板一钻孔一催化一图形形成(负像图形、网版印制抗镀剂)一图形电镀(化学镀铜)一脱模一进入后处理流程。       全加成法的特点是工艺流程短，由于不用铜箔，加工孔位简单，成本低，采用化学镀铜，镀层分散能力好，因而也适合多层板和小孔径高密度板的生产。       全加成法的技术要点是化学镀铜技术。因为所有图形线路都是由化学镀铜层形成的，因此要求化学镀铜层的物理性能好，有高的韧性和细致的结晶。同时，还要求化学镀铜有较高的选择性，即在有抗镀剂的区域不发生还原反应，否则会引起短路事故。       半加成法是采用覆铜板制作印制线路板，其中线路的形成是用减成法，即用正像图形保护线路，而非线路部分的铜层被减除。再用加成法让通孔中形成铜连接层，将双层或多层板之间的线路连接起来，这是大部分线路板的主要制作方法。由于只是孔金属化采用的是加成法，所以叫半加成法。       半加成法的工艺流程如下：覆铜板一钻孔一催化(孔壁)一图形形成(在表面制负像图形、抗蚀层)一蚀刻(对除去非图形部分的铜箔)一脱模(完成外层线路)一阻焊剂(网版印刷、抗镀层)一通孔电镀一往后工序。             减成法             减成法是指在覆铜板上印制图形后，将图形部分保护起来，再将没有抗蚀膜的多余铜层腐蚀掉，以减掉铜层的方法形成印制线路。最早的单面印制线路板就是采用这种方法制造的，现在的双面板、多层板在采用半加成法时，也要用到减成法。覆铜板(用于普通多层板内层制程)一图像形成一蚀刻一脱模一表面粗化一层压一外形整形一内层线路层压板一钻孔一除钻污一全板电镀一线路图像形成一蚀刻一脱模一前工序完成。       如果是有埋孔的内层板，要增加钻孔一全板电镀(先化学镀铜、再电镀铜)后再进入图像形成流程。       前工序完成后，即可进入后工序。镀铜线路板：金手指电镀一阻焊剂(照相法、干膜片、丝网印刷)--黼]--热风整平一外形加工。       镀锡线路板：金手指电镀一热熔一阻焊剂一字符印刷一外形加工。