标签: psr

摘要 缆线补偿是用来补偿缆线阻抗因电流流经而产生的电压降，以便提供电池充电器等应用一稳定充电电压的方法。本应用须知介绍一种新的、被称为缆线减法补偿 (cable minus compensation) 的补偿方法，并以之为例来说明在初级侧反饋控制 (PSR, Primary Side Regulation) 反激式转换器中缆线补偿的概念和设计方法，其分析结果也将藉电路仿真结果来进行验证。 1. 简介 初级侧反饋控制 (PSR，Primary Side Regulation) 的反激式转换器，因具有低成本与控制简易的优点，被广泛地应用于离线式电池充电器上。在初级侧反饋控制中，二次侧的输出电压是透过初级侧之辅助线圈 (auxiliary winding) 进行间接检测的，该检测信号再经由精确的侦测电路对输出进行控制可得到很好的稳压输出。然而，这些应用中的电子产品像手机或平板电脑等设备在充电时通常都会透过一条长缆线与电源转换器 (adapter) 连接，若适配器的输出为一个稳定的电压源，当输出电流流过缆线阻抗时，就会在缆线上形成电压降，连接负载的另一端电压则会相应变低。此降低的充电电压不仅可能会造成电池充电时间延长，甚至可能会无法符合充电电压的规格，这在低压大电流的充电应用上表现尤其严重。图一可用来说明此现象。 图一、缆线阻抗所造成的电压降 缆线补偿的概念，就是控制输出电压 VO 随输出电流 IO 以缆线阻抗 Rcable 线性上升，进而达到一稳定之充电电压 VBat。图二显示两种实现缆线补偿的方法，其中一种称为缆线加法补偿 (cable plus compensation)，其方法是把输出电流 IO 透过一直流增益 K 形成补偿信号 K∙IO，将此补偿信号加到参考电压 VREF 上，再将结果输入至误差放大器的非反相端。所需的补偿电压可以借着补偿信号 K∙IO 准确地反映在参考电压的增量上，而直流增益K值可以由式 (1) 得到。而另一种缆线补偿方法称为缆线减法补偿 (cable minus compensation)，其作法是从反饋电压 VFB 减去补偿信号 K∙IO 后，再经由阻抗 Zi 输入至误差放大器的反相端。 (1) 遗憾的是，PSR 方法无法直接得到二次侧输出电流讯号。但应用上为了可准确侦测二次侧输出电压讯号，反激式转换器大都是操作在不连续导通模式 (DCM, discontinuous conduction mode) 下，因此，二次侧输出电流讯号便可间接从初级侧电流讯号得到。图三是一个有缆线减法补偿的 PSR 反激式转换器之电路图。图中，补偿信号 VCC 从初级侧电流信号 IP 开始，经由电流检测电阻 RS 将初级侧电流信号IP转换成电压信号VCS，再通过一个缓冲器后形成，以此间接估计输出电流。缓冲器由一个直流增益为 KCC 的放大器和一个低通滤波器 (LPF, low pass filter) 构成，它们需要被仔细地设计。如果 LPF 的截止频率或直流增益 KCC 未作适当的设计，输出电压可能会有过补或少补的情形发生，甚至可能产生振荡的问题造成电路工作不稳定。在下一节中，我们将针对 PSR 反激式转换器的缆线补偿器和反饋控制设计进行完整详尽的小信号分析。 图二、缆线补偿方法: (A) 缆线加法补偿 (B) 缆线减法补偿 图三、有缆线减法补偿的 PSR 反激式转换器之电路图 2. 有缆线补偿的 PSR 反激式转换器的小信号分析 图四所示为一有缆线减法补偿的 PSR 反激式转换器的控制方块图。表一归纳列出在控制方块图中所用到的转换函数。从图四的控制方块图中，两个回路增益 T1 和 T2，分别代表从反馈回路中的 A 点和 B 点打断所得到的回路增益，式（2）和式（3）分别为它们的表达式，且是以电压回路增益 TV 和电流回路增益 TC 来表示的。TV 和 TC 则可分别用式（4）和式（5）表示。 (2) (3) (4) (5) 当缆线补偿参与在反馈回路时，令人惊讶的是回路增益 T2 是一个正反馈回路，即输出电压 VO 和误差放大器输出 VCOM 有相同相位。正反馈回路倾向于让系统变得不稳定，然而，借着加上负反馈回路可使系统变为稳定。回路增益 T1 则提供负反馈回路，并可用来决定系统的稳定度。当回路增益 T1 以 –20 dB/decade 的斜率通过 0 dB，并且有足够的相位裕量时，即可满足系统稳定的要求。 虽然回路增益 T2 不用于决定系统的稳定度，但它影响输出阻抗。从图四的控制方块图，输出阻抗可以由式 (6) 来表示。不同于以往的是，输出阻抗希望愈低愈好，以达到好的负载响应；但为了要提供适当的缆线补偿，反而希望输出阻抗为一负值阻抗以抵消缆线阻抗。若能将输出阻抗设计成 -Rcable，则形同缆线阻抗等效被抵消，如此充电电压便可保持稳定而不会有任何的电压降低。 (6) 图四、有缆线减法补偿的PSR反激式转换器的控制方块图 表一、有缆线补偿的 PSR 反激式转换器之转换函数 Control to output Line to output Open loop output impedance Voltage divider gain Compensator Cable compensator Modulation gain Feed forward gain Sample & hold Line to primary side current gain Duty to primary side current gain 3. 反饋控制设计 透过从反饋电压 VFB 减去补偿信号 K∙IO 是可以有效地达成缆线补偿。然而，在 PSR 应用中，真正的补偿信号是 VCS 值经直流增益 KCC 后的平均值。由式 (7) 可得为达适当缆线补偿所需的直流增益值 KCC。较低的 KCC 值会导致输出电压补偿不足，但是较高的 KCC 值会造成输出电压补偿过度而可能导致不稳定的问题。 (7) 为了取得 KCC∙VCS 的平均值，低通滤波器 (LPF) 必须滤除信号中的高频部份。当 LPF 截止频率较低时，可有效衰减 KCC∙ VCS 的高频信号，可使系统较为稳定，但如此一来，便需要较大的被动元件而造成电路面积增大，在实际芯片电路设计上，并不是很好的选择。因此，截止频率的选择就必须在元件大小及系统效能上作适当取舍。 补偿器的设计目标是找到适当的补偿器增益 GEA，好使回路增益 T1 在所指定的相位裕量下能满足带宽的要求。补偿器的设计可根据 (8) 和 (9) 式进行。当 Gdo∙KD 的幅度大于 KDP∙RS∙GCC 的幅度时，Gd 就近似于 Gdo∙KD，而 Gdo∙KD 的转移函数有一个随负载变动的极点和一个左半平面的零点。用传统的电压模式控制，补偿器可以设计成一个极点在原点，另外有一个零点来补偿系统的极点，使得最后的回路增益 T1 以 –20 dB/decade 的斜率通过 0dB，达到足够的相位裕量即可使得系统可以稳定。 然而，如果 KDP∙RS∙GCC 和 Gdo∙KD 的幅度很接近时，Gd 会变成有两个极点和两个零点的转移函数，其关系式如式 (9) 所示。若 LPF 的截止频率如图五所示逐渐增加，当截止频率超过某一频率时，KDP∙RS∙GCC 的幅度开始大于 Gdo∙KD，这时Gd两个左半平面的零点便会移至右半平面，系统则会趋于不稳定。所以，根据上述分析，设计者可先假设 KDP∙RS∙GCC 的幅度小于 Gdo∙KD 的幅度，用式 (8) 来设计补偿器，之后再设计 LPF 的截止频率，让 KDP∙RS∙GCC 的幅度永远小于 Gdo∙KD，如此系统就可以达到稳定的状态。 (8) (9) 图五、KDP∙RS∙GCC 和 Gdo∙KD 的曲线图 4. 电路仿真验证 以电路仿真来验证理论分析结果，所用参数列于下。VIN = 156V，VBat = 5V，IO = 1A，LM = 1.5mH，CO = 1mF，rC = 20mΩ，RS = 4.5Ω，Rcable = 240mΩ，NP : NS : NA = 15 : 1 : 1.4，fS = 50kHz，VREF = 1.2V，gm = 100μA/V，Rcomp = 215kΩ，Ccomp = 12nF，Ra = 29kΩ，Rb = 6kΩ，R1 = 100kΩ，C1 = 5nF 且 KCC = 400m。图六同时显示有缆线补偿和没有缆线补偿的模拟波形图，在不同的负载条件下，缆线补偿都适当地提供一稳定之充电电压。图七和图八分别显示回路增益 T1 和 T2。由图可知，电路仿真结果与分析计算结果非常吻合，系统的带宽和相位裕量是由回路增益 T1 决定，且由图八可知回路增益 T2 是正反饋。图九显示的是输出阻抗，它在低频的增益接近于 Rcable，不过相位是从 180° 开始，也就是它提供了负阻抗以有效抵消缆线阻抗。 图六、有缆线补偿和没有缆线补偿的模拟波形图 图七、回路增益 T1 的波德图 图八、回路增益 T2 的波德图 图九、输出阻抗的波德图 图十显示分别在不同的 C1 值而产生不同的 LPF 截止频率之下，输出电压仿真波形与回路增益 T1 的计算结果。从结果发现，C1 容值小而让 LPF 截止频率变高会造成系统不稳定，而根据前面回路增益 T1 的分析结果，此不稳定的现象也可从其增益余量或相位余量得到预测。所以，当 R1 恒定时，可由 KDP∙RS∙GCC 和 Gdo∙KD 的波德图来决定让系统稳定的最小电容 C1。图十一显示 KDP∙RS∙GCC 和 Gdo∙KD 的波德图在不同 C1 状况下的表现，由该图可发现 C1 至少须大于 3nF 才能使得 KDP∙RS∙GCC 永远小于Gdo∙KD。经过电路仿真可知让系统稳定的最小 C1 值为 4nF，这验证了上述分析的结果。 图十二显示在各个不同 C1 值时，回路增益 T1 的带宽和相位裕量图形。由图可知，当 C1 值较大时，系统会有较高的带宽与相位裕量；但是，当 C1 超过某一定值后，系统效能无法再有显著的改善，只是付出不必要的成本而已。由此可知，本文所提出的小信号分析方法，能为反饋设计提供有效的帮助。 图十、在不同 C1 值下，充电电压 VBat 的电路仿真波形图和回路增益 T1 的计算结果。 图十一、不同 C1 值时 KDP∙RS∙GCC 和 Gdo∙KD 的图形 图十二、不同 C1 值下，回路增益 T1 的带宽与相位裕量的图形 5. 总结 本文提出了一个应用在 PSR 反激式转换器上的缆线补偿方式以解决在电池充电器应用中的因缆线阻抗所造成的电压降问题，其中提出的小信号模型为进行缆线补偿设计提供了小信号分析及反饋控制设计的完整而详尽的工具，而分析的结果，也经由电路仿真得到有效的验证。 来源： 立錡科技

分辨率，可能是最易被误解的技术指标，它表示输出位数，但不提供性能数据。部分数据手册会列出有效位数(ENOB)，它使用实际SNR测量来计算转换器的有效性。一种更加有用的转换器性能指标是噪 声频谱密度(NSD)，单位为dBm/Hz或HznV。NSD可以通过已知的采样速率、输入范围、SNR和输入阻抗计算得出(dBm/Hz)。已知这些参数，便可选择一款转换器来匹配前端电路的模拟性能，这种选择ADC的方法比仅仅列出分辨率更有效。 　　许多用户还会考虑杂散和谐波性能，这些都与分辨率无关，但转换器设计人员一般要调整他们的设计，使谐波与分辨率相一致。 　　电源抑制(PSR)测量电源纹波如何与ADC输入耦合，显现在其数字输出上。如果PSR有限，相对于输入电平，电源线上的噪声将仅会受到30至50dB的抑制。 　　一般而言，电源上的无用信号与转换器的输入范围相关。例如，如果电源上的噪声是20mVrms，而转换器输入范围是0.7Vrms，，则输入上的噪声是–31dBFS。如果转换器的PSR为30dB，则相干噪声会在输出中显现为一条–61dBFS谱线。在确定电源将需要多少滤波和去耦时，PSR尤其有用，PSR在医疗应用或工业应用等高噪声环境中非常重要。 　　 图1 　　共模抑制(CMR)测量共模信号存在时所引起的差模信号。许多ADC采用差分输入来实现对共模信号的高抗扰度，因为差分输入结构本身能抑制偶数阶失真产物。 　　与PSR一样，电源纹波、接地层上产生的高功率信号、混频器和RF滤波器的RF泄漏以及能够产生高电场和磁场的应用会引入共模信号，虽然许多转换器未规定CMR，但他们通常具有50至80dB的CMR。 　　时钟相关技术指标，尽管比较重要，但并不总是作出规定，而且可能难以确定。 　　 　　 图2.输入时钟与采样噪声的关系 　　时钟压摆率是实现额定性能所需的最小压摆率。多数转换器在时钟缓冲器上有足够的增益，以确保采样时刻界定明确，但如果压摆率过低使得采样时刻很不确定，将产生过量噪声。如果规定最小输入压摆率，用户应满足该要求，以确保额定噪声性能。 　　孔径抖动是ADC的内部时钟不确定性。ADC的噪声性能受内部和外部时钟抖动限制。 　　在典型的数据手册中，孔径抖动仅限转换器。外部孔径抖动以均方根方式与内部孔径抖动相加。对于低频应用，抖动可能并不重要，但随着模拟频率的增加，由抖动引起的噪声问题变得越来越明显。如果不使用充足的时钟，性能将比预期要差。 　　除由于时钟抖动而增加的噪声以外，时钟信号中与时钟不存在谐波关系的谱线也将显现为数字化输出的失真。因此，时钟信号应具有尽可能高的频谱纯度。 　　孔径延迟是采样信号的应用与实际进行输入信号采样的时刻之间的时间延迟。此时间通常为纳秒或更小，可能为正、为负或甚至为零。除非知道精确的采样时刻非常重要，否则孔径延迟并不重要。 　　转换时间和转换延迟是两个密切相关的技术指标。转换时间一般适用于逐次逼近型转换器(SAR)，这类转换器使用高时钟速率处理输入信号，输入信号出现在输出上的时间明显晚于转换命令，但早于下一个转换命令。转换命令与转换完成之间的时间称为转换时间。 　　转换延迟通常适用于流水线式转换器。作为测量用于产生数字输出的流水线(内部数字级)数目的技术指标，转换延迟通常用流水线延迟来规定。通过将此数目乘以应用中使用的采样周期，可计算实际转换时间。 　　唤醒时间，为了降低功耗敏感型应用的功耗，器件通常在相对不用期间关断，这样做确实可以节省大量功耗，但器件重新启动时，内部基准电压源的稳定以及内部时钟的功能恢复都需要一定的时间，此时转换的数据将不满足技术指标。 　　输出负载，同所有数字输出器件一样，ADC，尤其是CMOS输出器件，规定输出驱动能力。出于可靠性的原因，知道输出驱动能力比较重要，但最佳性能一般是在未达到完全驱动能力时。 　　在高性能应用中，重要的是，将输出负载降至最低，并提供适当的去耦和优化布局，以尽可能降低电源上的压降。为了避免此类问题发生，许多转换器都 提供LVDS输出。LVDS具有对称性，因此可以降低开关电流并提高总体性能。如果可以，应该使用LVDS输出以确保最佳性能。 　　未规定标准，一个至关重要的未规定项目是PCB布局。虽然可规定内容的不多，但它会显著影响转换器的性能。例如，如果应用未能采用充足的去耦电容，就会存在过多的电源噪声。由于PSR有限，电源上的噪声会耦合到模拟输入中，并破坏数字输出频谱，如图3所示。 　　 图3.电容与性能

模数转换器(ADC)的种类繁多，我们总是很难弄清哪种ADC才最适合既定应用。数据手册往往会使问题变得更加复杂，许多技术指标都以无法预料的方式影响着性能。 选择转换器时，工程师通常只关注分辨率、信噪比(SNR)或者谐波。这些虽然很重要，但其他技术指标同样举足轻重。 分辨率 ，可能是最易被误解的技术指标，它表示输出位数，但不提供性能数据。部分数据手册会列出有效位数(ENOB)，它使用实际SNR测量来计算转换器的有效性。一种更加有用的转换器性能指标是噪声频谱密度(NSD)，单位为dBm/Hz或HznV。NSD可以通过已知的采样速率、输入范围、SNR和输入阻抗计算得出(dBm/Hz)。已知这些参数，便可选择一款转换器来匹配前端电路的模拟性能，这种选择ADC的方法比仅仅列出分辨率更有效。 许多用户还会考虑杂散和谐波性能，这些都与分辨率无关，但转换器设计人员一般要调整他们的设计，使谐波与分辨率相一致。 电源抑制(PSR) 测量电源纹波如何与ADC输入耦合，显现在其数字输出上。如果PSR有限，相对于输入电平，电源线上的噪声将仅会受到30至50 dB的抑制。 一般而言，电源上的无用信号与转换器的输入范围相关。例如，如果电源上的噪声是20 mV rms ，而转换器输入范围是0.7 Vrms，，则输入上的噪声是–31 dBFS。如果转换器的PSR为 30 dB，则相干噪声会在输出中显现为一条–61 dBFS谱线。在确定电源将需要多少滤波和去耦时，PSR尤其有用，PSR在医疗应用或工业应用等高噪声环境中非常重要。 图1. 共模抑制(CMR) 测量共模信号存在时所引起的差模信号。许多ADC采用差分输入来实现对共模信号的高抗扰度，因为差分输入结构本身能抑制偶数阶失真产物。 与PSR一样，电源纹波、接地层上产生的高功率信号、混频器和RF滤波器的RF泄漏以及能够产生高电场和磁场的应用会引入共模信号，虽然许多转换器未规定CMR，但他们通常具有50至80 dB的CMR。 时钟相关技术指标 ，尽管比较重要，但并不总是作出规定，而且可能难以确定。 图2. 输入时钟与采样噪声的关系 时钟压摆率 是实现额定性能所需的最小压摆率。多数转换器在时钟缓冲器上有足够的增益，以确保采样时刻界定明确，但如果压摆率过低使得采样时刻很不确定，将产生过量噪声。如果规定最小输入压摆率，用户应满足该要求，以确保额定噪声性能。 孔径抖动 是ADC的内部时钟不确定性。ADC的噪声性能受内部和外部时钟抖动限制。 在典型的数据手册中，孔径抖动仅限转换器。外部孔径抖动以均方根方式与内部孔径抖动相加。对于低频应用，抖动可能并不重要，但随着模拟频率的增加，由抖动引起的噪声问题变得越来越明显。如果不使用充足的时钟，性能将比预期要差。 除由于时钟抖动而增加的噪声以外，时钟信号中与时钟不存在谐波关系的谱线也将显现为数字化输出的失真。因此，时钟信号应具有尽可能高的频谱纯度。 孔径延迟是采样信号的应用与实际进行输入信号采样的时刻之间的时间延迟。此时间通常为纳秒或更小，可能为正、为负或甚至为零。除非知道精确的采样时刻非常重要，否则孔径延迟并不重要。 转换时间和转换延迟 是两个密切相关的技术指标。转换时间一般适用于逐次逼近型转换器(SAR)，这类转换器使用高时钟速率处理输入信号，输入信号出现在输出上的时间明显晚于转换命令，但早于下一个转换命令。转换命令与转换完成之间的时间称为转换时间。 转换延迟通常适用于流水线式转换器。作为测量用于产生数字输出的流水线（内部数字级）数目的技术指标，转换延迟通常用流水线延迟来规定。通过将此数目乘以应用中使用的采样周期，可计算实际转换时间。 唤醒时间 ，为了降低功耗敏感型应用的功耗，器件通常在相对不用期间关断，这样做确实可以节省大量功耗，但器件重新启动时，内部基准电压源的稳定以及内部时钟的功能恢复都需要一定的时间，此时转换的数据将不满足技术指标。 输出负载 ，同所有数字输出器件一样，ADC，尤其是CMOS输出器件，规定输出驱动能力。出于可靠性的原因，知道输出驱动能力比较重要，但最佳性能一般是在未达到完全驱动能力时。 在高性能应用中，重要的是，将输出负载降至最低，并提供适当的去耦和优化布局，以尽可能降低电源上的压降。为了避免此类问题发生，许多转换器都提供LVDS输出。LVDS具有对称性，因此可以降低开关电流并提高总体性能。如果可以，应该使用LVDS输出以确保最佳性能。 未规定标准 ，一个至关重要的未规定项目是PCB布局。虽然可规定内容的不多，但它会显著影响转换器的性能。例如，如果应用未能采用充足的去耦电容，就会存在过多的电源噪声。由于PSR有限，电源上的噪声会耦合到模拟输入中，并破坏数字输出频谱，如图4所示。 图4a. 电容与性能 图4a. 电容与性能

反激式转换器是用于开关电源的最佳拓扑之一，而且经济实惠。此外，交流输入的LED照明应用还需要高功率因数和高系统效率。本文评估设计高性能LED照明产品面临的挑战，并展示新一代高度集成PWM控制器如何满足这些要求。 初级端反激式控制器 带初级端调节(PSR)的单级拓扑是LED照明应用的首选拓扑，可在设计中最大程度地减少外部元器件数，并通过取消输入大电解电容和反馈电路最大程度地降低成本。取消输入电解电容的另一个好处是少了一个工作寿命相对较短的元器件。另外，一些能效标准要求LED照明电路板满足高功率因数(PF)（大于0.9）和低总谐波失真(THD)（小于20%）。因此，应采用具有恒定导通时间、固定频率控制的高度集成PWM控制器，以实现最简单的电路设计和卓越的PF/THD性能。图 1显示高度集成PSR PWM控制器的典型应用电路。 严格的LED电流调节是LED照明的另一项重要要求。高度集成PWM控制器应该实施精确的恒流控制功能，以便在输入电压和输出电压变化时保持精确恒定的输出电流。输出电流可利用MOSFET的峰值漏极电流和电感电流的放电时间来估计，因为输出电流是稳态下输出二极管电流的均值。此输出电流信息与内部精确参考值比较以产生误差电压，用于确定占空比。输出恒流可如下精确控制。 一般来说，PSR最好采用DCM工作模式，因为DCM允许更佳的输出调节。PWM控制器需要根据输出电压来线性更改自己的工作频率，以确保在DCM模式下工作。在PSR拓扑中获得输出电压信息的方法之一是通过连接至VS引脚的电阻分压器来感测辅助绕组电压。当输出电压下降时，次级二极管导通时间增加，同时，PWM控制器的线性频率控制功能使开关周期延长。频率控制还会降低初级rms电流，产生更佳的功率转换效率。 为实现可靠的操作，PWM控制器还应提供保护功能，如LED开路、LED短路和过温保护。一个重要要求是自动降低限流大小，以最小化输出电流并在短路LED条件下保护外部元器件。 电路板级评估 高度集成PWM控制器FL7733A可以满足以上所有要求，为LED照明应用提供最简单的设计。选择20W额定值LED照明功率电路板来评估FL7733A和Fairchild SuperFET ® 2 MOSFET。SuperFET ® 2 MOSFET是最新一代超级结技术。除了低导通电阻，SuperFET ® 2 MOSFET还具有输出电容中存储能量较低的优势(Eoss)。Eoss对于低功率开关LED照明解决方案非常重要，因为每个开关周期都伴随着能量耗散。 图2显示采用额定LED负载启动10分钟后的PF和THD结果。测量的解决方案超过了标准要求，PF大于0.98且THD性能低于10%。图 3是各种交流输入的效率测试结果。SuperFET ® 2技术在整个输入范围内显示出最佳效率。在高输入电压下的更佳结果是输出电容中的存储能量影响系统效率的良好示例。因为竞争产品MOSFET与SuperFET ® 2 MOSFET的导通电阻相同，因此，效率差异应该来自开关损耗。如图 4所示，竞争产品MOSFET随着漏极-源极电压增加在输出电容中存储更多的能量。这就意味着，在更高输入电压的开关导通期间，其耗散的能量更多。在图 3中，设备级特性与电路板级测试结果完美匹配。 结论 LED照明电源需要高功率因数、高效率、隔离次级端以满足安全标准，由于空间有限，元器件应更少。FL7733A和SuperFET ® 2 MOSFET提供了完整解决方案来满足这些要求。 图 1 PSR PWM控制器FL7733A的典型应用电路 图 2 基于FL7733A的额定20W LED转换器的功率因数和总谐波失真 图 3 MOSFET的系统效率 图 4 输出电容中的存储能量

消费电子市场（特别是LED驱动市场）最近几年发展迅速。这些市场需要功耗低、尺寸小且成本超低的电源/驱动。另外，由于对电能质量要求不断提高，在这些设备上使用功率因数校正(PFC)电路几乎是必须的。今天，在多种不同电路中，反激因为简单而成为对这些应用最具吸引力的拓扑。它使用一个开关提供绝缘、启动以及各种其他保护。在非连续导通模式下工作时，通过简单的恒定导通时间控制，可使功率因数为1。 传统上，用于LED的恒流LED驱动使用隔离反激式转换器实施，该转换器具有输出电流调节电路，如图1所示。实际LED电流使用感测电阻测量，然后与与参考电压进行比较，生成误差电压。误差电压通过光电耦合器传输到初级端，并用于控制初级端开关器件的占空比。虽然这可以实现卓越的LED电流调节，但输出调节电路要求使用光电耦合器、基准电压以及感测电阻，从而增加系统成本并降低整体效率。 图1传统次级端调节LED驱动 初级端调节(PSR)可以成为最小化LED驱动成本的最佳解决方案。此技术仅使用驱动器初级端的信息便可精确控制次级端的LED电流。它不仅消除了输出电流感测损耗，还减少了所有次级反馈电路。这有利于获得更高效率的离线LED驱动设计，且无需巨大成本。此技术无需次级反馈电路便可调节LED驱动器输出电压，可做开路过压保护，确保驱动器具有更佳的可靠性。 图2初级端调节LED驱动及其典型波形 图2显示的是初级端调节反激式转换器的简化电路图及其典型工作波形。初级端调节的关键在于获得输出电压和电流信息，且无需直接感测。 在二极管导通时间期间，输出电压与二极管正向压降之和反射到辅助绕组为(V O +V F )*Na/Ns。通过在二极管导通时间结束时对绕组电压进行采样，可以获得输出电压信息。输出电流(I o )可使用MOSFET的峰值漏极电流(Ipk)以及电感电流的放电时间(t DIS )来估算，因为在稳态下，输出电流(I o )与二极管电流(I D )的平均值相同。输出电流估算通过峰值检测电路来确定漏极电流的峰值，并利用电感放电时间和开关周期(t s )来计算输出电流。将此输出信息与内部精确参考电压进行比较，产生误差电压(V COMI )，它可以确定MOSFET的占空比。使用Fairchild的创新 TRUECURRENT® 技术，可精确控制恒定输出电流。 利用探测到的输出电压和电流信息，可通过传统的反馈补偿方法完成控制。对于初级端调节，通常优先使用非连续导通模式(DCM)操作。它具有更佳的输出调节以及单位输入功率因数(PF)。 相关链接： 想在数分钟内设计出反激式LED驱动吗？ 请查看我们的Power Supply WebDesigner工具，网址为：http://www.fairchildsemi.com/support/design-tools/ 想要了解更多关于带PFC的初级端调节反激电路的信息吗？ 下载我们的应用指南： 基于FL7732 PSR控制器的高功率因数反激式LED驱动，   AN-9750.pdf