标签: 半导体技术

　　随着 芯片 体积不断缩小，半导体技术也在走向物理学极限，本文主要来探讨这一问题，描述了摩尔定律失效所造成的影响以及计算机科学家们为完成技术突破正在寻找的新技术方法。 (斯坦福大学的毕业生Max Shulaker，自2011年以来一直在研究一种全新的半导体电路) 　　1960年，宾夕法尼亚大学举办了一场影响深远的国际晶体管电路研讨会，一位名为道格拉斯 恩格尔巴特(Douglas Engelbart)的年轻电脑工程师在这次会议上大放异彩，他提出了看起来简单但却振聋发聩的“缩小”概念，对业界产生了重要影响。 　　恩格尔巴特博士随后还在鼠标的发明和其他重要的计算机科技上立下了汗马功劳。他还从理论上阐明，随着电路尺寸越来越小，元器件速度将会越来越快，能耗和制造成本也会越来越低。而这一切都呈加速发展态势。 　　而那天坐在观众席上的就有著名的英特尔之父戈登 摩尔(Gordon Moore)。1965年，摩尔成功量化了缩小概念并提出了影响整个计算机时代的摩尔定律。他预测十年之内半导体芯片上集成的晶体管和电阻数量将每年增加一倍，计算机的处理能力也将获得大幅提高。 　　摩尔的观点观点首次发表在1965年4月的《Electronics》杂志上(点击这里查看原文)，后来则被世人称为摩尔定律。实际上它不是一条科学定律，而是对新兴的电子产业的观察报告，在随后的半个世纪里，摩尔定律都一直是业界的金科玉律。 　　在60年代早期，一个宽度仅有棉纤维大小的晶体管，成本都可达到8美元(刨除各种因素后量化为现在的美元)。而半个世纪后，指甲盖大小的芯片便可集成数十亿个晶体管，一美分就能买一堆晶体管。 　　计算机芯片更快更小更强的发展让硅谷迅速成长，并由此改变着世界，从计算机到智能手机，再到我们生活中无处不在的互联网。 　　不过最近几年，芯片的发展速度有所减慢，摩尔定律开始不准了。大约十年前，芯片的速度就开始停滞不前，新款产品的迭代时间开始变长，晶体管成本也不再下降。 　　许多专家认为未来芯片的迭代会变得更慢，其间隔可能会达到2.5—3年。若按现在的速度继续发展，到21世纪20年代中期，晶体管的尺寸将仅有单个分子大小，晶体管也将变得非常不稳定，若没有新的技术突破，摩尔定律将会彻底终结。 　　博通公司首席技术官Henry Samueli表示：“摩尔定律已经头发花白，步履蹒跚了。它还没死，但是时候退休了。” 　　1995年，摩尔博士就对定律做了修改，将晶体管数量翻番的时间改为了两年。而且他认为摩尔定律能有这么久的生命力已经很了不起了。在摩尔定律五十周年纪念会议上他说道：“最初预计该定律的有效期仅有十年，现在已经超额完成任务了。” 　　但真正困扰我们的问题是，如果提高速度、降低能耗和价格的路走不通了，未来会出现什么情况呢? 　　若该情况成真，恐怕受到影响的将不止是计算机产业。英特尔前电子工程师Robert P. Colwell说：“以汽车产业为例，过去三十年来推动其不断创新和进步的也是摩尔定律。”汽车产业的创新(如引擎控制器、防抱死刹车、导航、娱乐和安全系统等)都与价格逐步降低的半导体息息相关。 　　而永葆青春的硅谷对这种担忧完全免疫。过去三十年来，业界都认为芯片的速度会更快、容量更高、价格也会更低。人们将这个时代定义为互联网时代，甚至许多硅谷人认为我们不久之后就会见证奇点到来，到时计算机的运算处理能力将超过人类大脑。 (戈登 摩尔) 　　图片摄于20世纪60年代末，戈登 摩尔是英特尔公司的创始人之一。1965年，摩尔博士提出著名的摩尔定律。 　　Colwell说：“在计算机的进化过程中，人们已经形成了思维定势，他们会不假思索地购买最新的硬件，因为他们相信芯片在不断进步。”而我们的半导体技术正在走向物理极限。 物理极限 　　芯片由金属线和半导体材料制成的晶体管组成，最先进的晶体管和走线的宽度甚至小于可见光的波长，电子开关更恐怖，其尺寸比生物病毒还小。 　　现在的芯片采用光刻工艺制造而成，光刻技术自50年代末发明以来一直在不断进步。而今天，紫外激光技术让光刻工艺步入了一个新的阶段，让生产商可以直接在芯片上通过金属掩膜蚀刻电路，就像画地图一样。 　　而每一副“地图”就代表一种电路图案模型，之后在对其上的金属和半导体进行沉积或侵蚀操作就完成了光刻过程。随后这些“地图”就可以在量产中被复制到直径约一英寸的抛光晶圆上。 　　光刻机售价约为每台5000万美元，可以在晶圆表面刻出所需的电路图案。要完成一块芯片的制作，至少要经历50岛曝光工序，金属掩膜更是要与这些图形设计配合得天衣无缝，否则，生产过程中就会小错误不断，导致良品率下降。 　　“各种半导体工艺我都有所涉猎，但光刻机绝对是其中技术难度最高的。”Alan R. Stivers说道，他1979年起就开始在英特尔摸爬滚打，07年退休，他在英特尔的各代芯片研发中居功至伟。 　　为了进一步缩小设备尺寸，芯片制造商们费尽了心思，甚至都用上了浸没式光刻机，它可以用水来弯曲光波，从而提高分辨率。另外，他们还采用了多模式光刻技术，这样就可以通过单独的掩膜来锐化边缘并进一步缩小走线和其它元器件的尺寸。 　　由于元器件和走线的尺寸已经缩小到分子级别，工程师只好在设计中采用计算机模拟技术，该技术需要超强的计算能力。“这简直是在戏耍物理学。”设计自动化软件厂商Mentor Graphics的首席执行官Walden C. Rhines评论说。 　　如果恩格尔波特的“缩小”理论无以为继，大型芯片厂商该何去何从呢?出路之一就是转向软件或全新的芯片设计，以原有得晶体管数量实现更高的计算性能。说不定由此支撑摩尔定律半个世纪之久的传统模式还会焕发新的生机一段时间。 　　哈佛大学计算机科学家David M. Brooks说：“如果硅是我们作画的画布，那么工程师们可以做到更多，而不仅仅是缩小晶体管的大小。” 　　未来特殊材料也有可能取代硅，并在更小的晶体管、新型存储器和光通讯设备中扮演重要角色。另外，我们还有许多全新技术，例如量子计算，如果能真正成熟，就将大幅提高运算速度;而自旋电子学将会把计算技术带入原子级元器件时代。 　　最近，极紫外光刻技术(EUV)在业界造成了不小的震动。如果该技术获得成功，芯片的元器件便可进一步缩小，其制造过程也能大大简化。不过商用化过程中的各类试验证明该技术暂时还不够成熟。 　　今年早些时候，荷兰光刻机制造商ASML(英特尔有其股份)表示，它们已经获得了一家美国客户的EUV大单，大多数业内人士认为这个大户就是英特尔。这也就意味着英特尔在制造工艺方面又取得了一个身位的领先优势。 　　英特尔的高管依然坚持自己的既定策落，未来将继续降低芯片的成本。而其主要竞争对手三星、台积电则认为晶体管价格已经趋于稳定。面对对手的强有力竞争，英特尔依旧信心满满，但它也做不到完全无视物理学。 　　因为半导体电路蚀刻过程中使用的材料多数都对紫外线异常敏感，所以必须采用黄色光源。Shulaker正在斯坦福大学对开发新晶圆，该晶圆搭载了全新的电路。 　　Colwell说：“即使英特尔这样的超级巨头在摩尔定律即将崩塌时也会束手无策。” 　　今年七月英特尔就表示旗下最新的10纳米(人的头发直径就达到了75000纳米)制程芯片的发布会将推迟到2017年。这打破了英特尔传统的tick-tock战略(即奇数年更新制作工艺，偶数年更新微架构)。 　　英特尔首席执行官Brian Krzanich在一次分析师电话会议上表示：“最近的两次技术转换已经表明我们的更新周期从两年延长到了两年半。” 没有“顺风车”可搭了 　　从乐观的角度来看，芯片开发脚步的放缓会带来更加激烈的竞争和创新。处于领先地位的四大芯片厂商英特尔、三星、台积电和GlobalFoundries都拥有自己的制造工厂，而许多小型半导体公司可没这份运气。 　　哈佛商学院教授David B. Yoffie说：不过技术进步的放缓可能会给这些小厂带来一丝喘息的机会，因为他们可以参与技术较低的市场竞争。 　　即使晶体管尺寸的缩小无法带来速度和价格上的优势，也会换来功耗的降低。预计超低功耗电脑芯片会在2020年前问世，届时可能电池都不再是必需品了，因为太阳能、振动、无线电波甚至汗液都能为其供电。 　　这样的芯片会催生什么样的产品呢?现在我们还不得而知。不过设计师们不能再依靠处理器性能的提升了，他们不得不在产品开发中换一种思路。托摩尔定律的福，计算机尺寸变得越来越小，但设计方面并没有什么大的突破，依旧是以处理器为中心，软硬件结合的产品。 　　“过去设计师们都被惯坏了，懒散得很。”苹果前高管Tony Fadell说道，他曾主导了初代iPod的设计工作，而后出走苹果创立了智能家居制造公司Nest Labs。 　　物理学家Carver Mead(摩尔定律一词就是他创造出来的)表示：“我们过去基本算是在搭顺风车，神奇的是这策略居然很有效。” 　　话虽如此， 摩尔定律 也许还能继续存活十年时间，如果想要更久，我们就只能在创新的道路上奋发图强了。 致尚微电子 微信公众号：cnzasem

半导体市场的疲软持续到今年第一季度，导致对新设备的购买带来下行压力。业内预计2013年全球半导体资本设备支出将达到358亿美元，同比下滑5.5%，并预估将在2017年恢复增长。 目前，研究可望为广泛的医疗电子、通讯、显示器、数位相机等领域带来进步与创新。这是IMEC研究机构的研究人员们针对其最新研究成果所描绘的未来愿景。电子产业的研发（RD）支出持续攀升。然而，针对先进研究部份越来越高的比重持续出现在世界各地的外部组织。 但是，2013年全球半导体资本设备支出将达到358亿美元，与2012年378亿美元的支出相比，下滑5.5%。Gartner表示，由于主要厂商面对市场疲软的态势仍持谨慎态度，2013年，资本支出将下滑3.5%。 Gartner研究副总裁BobJohnson表示：“半导体市场的疲软持续到今年第一季度，导致对新设备的购买带来下行压力。然而，半导体设备季度性收入开始提升，而订单交货比率的乐观迹象表明设备支出将于今年晚些时候回暖。展望2013年以后，我们预计目前经济萎靡将贯穿整个行业，而所有细分领域的支出将在预测期余下的时间内遵循普遍增长的模式。” Gartner预测2014年半导体资本支出将增长14.2%，2015年将增长10.1%。下一个周期性下滑较温和，2016年预计下滑3.5%，随后在2017年将恢复增长。 现在美国国防部先期研究计划局（DARPA）向先进半导体研究团队增加1550万美元投资，推动未来半导体和芯片的研发。 这笔新投资投给了半导体先进研究联合（MARCO），该联合是DARPA和半导体研究联盟（SRC）联合启动的用于发展未来半导体技术的“半导体先进技术研发网络”（STARnet）项目的一部分。SRC由包括IBM、英特尔、美光、格罗方德和德州仪器等公司组成。 DARPA和SRC于2013年1月启动STARnet项目，五年计划总投入1.94亿美元，STARnet的每个研究中心每年将得到超过600万资金投入。MARCO作为是SRC的一个下属联合，也获得1340万投资。DARPA表示，STARnet是一个全国性大学研究网络，包括伊利诺伊大学厄本那香槟分校、密歇根大学、明尼苏达大学、圣母大学、加州大学洛杉矶分校和伯克利分校，以及其他“以解决摩尔定律失效时未来集成电路发展道路上可预见的难题和奠定微系统创新基础”为主要目标的高校。 《电子技术设计》网站版权所有，谢绝转载

半导体市场的疲软持续到今年第一季度，导致对新设备的购买带来下行压力。业内预计2013年全球半导体资本设备支出将达到358亿美元，同比下滑5.5%，并预估将在2017年恢复增长。 目前，研究可望为广泛的医疗电子、通讯、显示器、数位相机等领域带来进步与创新。这是IMEC研究机构的研究人员们针对其最新研究成果所描绘的未来愿景。电子产业的研发（RD）支出持续攀升。然而，针对先进研究部份越来越高的比重持续出现在世界各地的外部组织。 但是，2013年全球半导体资本设备支出将达到358亿美元，与2012年378亿美元的支出相比，下滑5.5%。Gartner表示，由于主要厂商面对市场疲软的态势仍持谨慎态度，2013年，资本支出将下滑3.5%。 Gartner研究副总裁BobJohnson表示：“半导体市场的疲软持续到今年第一季度，导致对新设备的购买带来下行压力。然而，半导体设备季度性收入开始提升，而订单交货比率的乐观迹象表明设备支出将于今年晚些时候回暖。展望2013年以后，我们预计目前经济萎靡将贯穿整个行业，而所有细分领域的支出将在预测期余下的时间内遵循普遍增长的模式。” Gartner预测2014年半导体资本支出将增长14.2%，2015年将增长10.1%。下一个周期性下滑较温和，2016年预计下滑3.5%，随后在2017年将恢复增长。 现在美国国防部先期研究计划局（DARPA）向先进半导体研究团队增加1550万美元投资，推动未来半导体和芯片的研发。 这笔新投资投给了半导体先进研究联合（MARCO），该联合是DARPA和半导体研究联盟（SRC）联合启动的用于发展未来半导体技术的“半导体先进技术研发网络”（STARnet）项目的一部分。SRC由包括IBM、英特尔、美光、格罗方德和德州仪器等公司组成。 DARPA和SRC于2013年1月启动STARnet项目，五年计划总投入1.94亿美元，STARnet的每个研究中心每年将得到超过600万资金投入。MARCO作为是SRC的一个下属联合，也获得1340万投资。DARPA表示，STARnet是一个全国性大学研究网络，包括伊利诺伊大学厄本那香槟分校、密歇根大学、明尼苏达大学、圣母大学、加州大学洛杉矶分校和伯克利分校，以及其他“以解决摩尔定律失效时未来集成电路发展道路上可预见的难题和奠定微系统创新基础”为主要目标的高校。 《电子技术设计》网站版权所有，谢绝转载

十年前当人们论述CMOS成像器时，总要先花费一些篇幅来比较CMOS和CCD成像器在图像质量和性能上的孰优孰劣。近年来这种比较已经不再重要，除了其图像质量已经有很大提高的因素以外，在CMOS成像器所深入的许多应用领域，CCD已经无法与之竞争。首先在移动电话的摄像功能上，一颗CMOS成像器单个SoC芯片，可以集成摄像传感器和图像处理功能，芯片直接输出手机所需的传输和显示图像数据格式；CMOS成像器芯片的低功耗，与手机上其他芯片简单共享单一电源。这些特点对移动电话的系统结构设计是至关重要的，使得CCD成像器已经无可争辩地退出了手机摄像应用领域。由于CMOS成像器芯片从引脚上直接输出数字图像数据，它可以利用先进的10Gbps及以上的极高速数据传输标准直接传输和切换。结合并行数据传输和高密度封装，这一特点使CMOS成像器在新一代高清晰度数字电视摄像机领域得到广泛使用，并成为4K以上数字影院级高清晰度摄像机唯一可选方案。 CMOS成像器的优势来源于其最重要特点：CMOS半导体结构和工艺。这种从七十年代末逐步发展和完善的半导体技术，已经复盖了从数字到模拟，从低噪声的到高达Giga-bit数据率的IC主流制造技术。成像传感器芯片能够融入这个主流制造工艺的好处是非常明显的，首先传感器可以与数字、模拟电路集成在单颗硅片上。包括图像传感器、图像的模拟信号处理、模拟数字变换ADC、图像信息的数字信号处理DSP、高速图像数据总线和数字控制等等，甚至周边应用电路都可以集成到单颗模拟、数字混合工艺的片上系统SoC-System on Chip上来。另外一个重要的特点在于：可以在全球几乎任何主要的CMOS硅晶元代工厂商进行试片和规模生产。这两个特点将给图像电子产品从结构、功能、性能、质量和成本上带来飞跃的进步,甚至包括导致本文标题所提及的结果：CMOS成像器是可以用户定制的，它有可能如同其他模拟和数字ASIC芯片一样，被专门设计到带摄像功能的和潜在的带摄像功能的众多产品和系统中来。 CMOS成像器最关键的结构就是有源像素传感器Active Pixel Sensor–APS，其特点是在每一个像素上都有一组有源电路。通过这组电路的控制和转换，入射光子在光电二极管PN结上形成的电荷信号，在每一个像素上就被转换成模拟电压信号输出。这样一来通用的CMOS模拟开关和线性放大器，就可以立即切换和处理模拟图像信号了。不像CCD传感器那样，从每一个像素上输出的是对应光照的电荷信号，只能用复杂的电荷耦合结构来转移传递光电图像信息，而且电荷耦合结构是无法与MOS或其他半导体结构简单融合、并轻易集成在单一硅片上的。当然这里的APS像素本身，包括光电转换和有源电路部分，也是用通用的CMOS工艺产生的。 CMOS成像器芯片的核心是一个二维的传感器像素阵列，通过光学聚集的图像就成像在这个平面上。围绕着像素阵列的，是控制曝光和读出的垂直扫描、列读出通道和切换开关、图像信号的模拟数字转换等部件。还有输入控制数据的串行接口、数据存储器和控制器。一个典型的CMOS成像器芯片结构方框示意如图1，它包含了集成到一颗单硅片上的所有最必要部件。 像素阵列是由排列成行、列的APS像素组成。垂直扫描电路逐行地控制像素阵列的重置、曝光和选择读出等操作。每一列像素共享一路输出，由列读出放大器读出，列模拟开关水平扫描切换像素读出的光电电压信号。模数转换ADC把模拟图像信号转换成数字图像数据，由芯片引脚直接输出数字图像信号。控制器使整个曝光读出过程同步操作运行，曝光读出模式和参数的设定数据由串口输入和存储，再送入控制器控制部件按设定好的控制程序运行。还可以在同一硅片上，集成更多的和更复杂的模拟数字电路结构，如DSP实现数字图像处理和数据格式的转换等功能。 CMOS成像器芯片封装在一个带光学玻璃窗口的外壳中。窗口开设在正对着传感器阵列上方的位置，光学图像经过透镜或透镜组在传感器阵列平面上成像。封装外壳上的引脚输出数字图像信息和行列同步信号，输入操作方式的设置数据，连接电源和模拟参考电压等等。 图1 一个典型的CMOS成像器芯片示意框图   下一期话题：APS像素的原理和结构   浅谈CMOS成像器连载之一：CMOS成像器是可以用户定制的 浅谈CMOS成像器连载之二：APS像素的原理和结构 浅谈CMOS成像器连载之三：APS像素阵列结构 浅谈CMOS成像器连载之四：像素阵列的曝光 浅谈CMOS成像器连载之五：阵列信息的模拟读出 浅谈CMOS成像器连载之六：高清晰度和高速CMOS成像器 浅谈CMOS成像器连载之七：CMOS成像器的图像信号ADC  

IBM的研究人员日前证实了一种全新的碳纳米技术，为商用化 芯片 制造铺平了道路。据表示研究人员将10,000个 碳纳米管 晶体管 放置在一颗芯片上，朝未来取代硅芯片之路跨出了第一步。   许多人认为，总有一天，碳纳米管将全面取代硅芯片在 半导体 技术中的地位，进而持续微缩芯片尺寸。科学家们表示，碳纳米管拥有比硅芯片更具吸引力的电气性能，特别是它还可用于构建仅包含几十个原子的纳米级晶体管元件。 IBM的研究人员将超过10,000个碳纳米管晶体管放在单一芯片上，而且是使用标准半导体制造。根据IBM的说法，在此之前，科学家们就已经能够将数百个碳纳米管元件放在芯片上，但仍不够应付商业化的应用需求。 IBM表示，这种新方法将能在特定基板位置上放置大量碳纳米管晶体管，以制造商用化电路。最终，IBM还表示，未来的商用化芯片还将整合超过10亿个纳米管晶体管。 IBM研究员Hongsik Park观察 晶圆 上的10,000个碳纳米管。该晶圆是在IBM的商用化晶圆厂中进行测试。资料来源： IBM   Research/Flickr link “开发碳纳米管晶体管的动机，是因为它们的尺寸极小，远超越任何其他柀料所制成的晶体管，”IBM Research物理科学总监Supratik Guha表示。“但挑战也很大，像是必须解决诸如超高纯度的碳纳米管，以及如何在纳米级尺寸良好放置的问题。我们在两方面都取得了良好进展。” 全世界的科学家们都正通过碳纳米管探索跨越积体电路、能量储存和转换、生物医学感测和DNA定序等不同应用领域。 可靠性、毒性问题 然而，科学界也提出了有关碳纳米管的可靠性和潜在毒性问题。去年，美国国家标准与技术研究所(National Institute of Standards and Technology)在一份报告中指出，碳纳米管元件的可靠性将会是一个重要问题。由半导体研究组织(Semiconductor Research Corp.)在去年进行的一项研究则指出碳纳米管不具毒性的，但其他的研究则声称已发现毒性存在。 IBM承认，要让碳纳米管成为商业化技术仍充满挑战，包括设备的纯度以及如何准确放置这些微小元件在内。碳纳米管本身便混合了金属和半导体，而且必须被精确放置在晶圆表面上才能制造出电路。 在实际制造过程中，必须彻底清除纳米管的金属部份，以防止电路错误。针对未来的大规模整合，关键点则在于能否控制碳纳米管元件在基板上的取向和位置，IBM表示。 为了克服这些障碍，IBM的研究人员开发了一种以离子交换化学(ion-exchange chemistry)为基础的方法，能实现更精确，而且能控制碳纳米管在基板上以高密度整齐排列，让这些被放置的独立碳纳米管达到每平方公分10亿个的密度，IBM说。 在该制程中，研究人员将碳纳米管与表面活性剂(一种肥皂)加以混合。由两种氧化物组成、带有沟槽的基板，其组成主要是化学改质的氧化铪和氧化硅，它被浸入到碳纳米管溶液中，碳纳米管经由化学键附着到氧化铪区域，但其他他表面则维持净空。 将单原子薄片的碳卷起形成碳纳米管，这要比一根头发还小10,000倍，可用于开发芯片上的晶体管。 来源：IBM Research/Flickr link 业界普遍认为，硅晶体管已经逼近其物理限制了。许多人也都认为，基于硅的晶体管在未来不可能持续推动半导体的微缩。 而由单一原子碳薄片卷成的碳纳米管，可形成晶体管元件的核心，它能以和当前硅晶体管类似的方法运作，但性能更好。今年稍早，IBM的研究人员还展示了分子级尺寸──小于10nm的碳纳米管晶体管，已具备极佳的开关速度。 本文授权翻译自EE TIMES，谢绝转载 原文链接： http://www.eet-china.com/ART_8800677491_480201_NT_cc73b7d2.HTM