tag 标签: 系统级设计

相关博文
  • 热度 23
    2014-1-13 11:16
    3189 次阅读|
    0 个评论
    引言 由于多层陶瓷电容(MLCC)不但价格低,而且还具有高容积效率和低等效串联电阻性能,它被广泛应用于现代电子产品中。这些优势使得MLCC非常适用于包括电源输出电容和集成电路本地去耦电容在内的广泛的应用。MLCC之所以有不同类型之别,主要是因为其温度系数的不同,温度系数是指在规定的温度范围内其电容值的变化情况。类型I电容(例如NP0或C0G)在其工作温度范围内的温度系数变化必须要小于±30ppm,而类型II电容则可以在±15%(X7R)至+22%/–82%(Z5V) 范围内变化。 MLCC的温度系数与构成电容电介质的陶瓷中所使用的材料有直接关系。此外,电介质材料还决定着电容的电气特性。类型II电介质类型(X7R、Z5U、Z5V)(因为其介电材料通常被称为“高介电常数”陶瓷电容)具有从3000(X7R)到高达18000(Z5U)的相对介电常数。类型I C0G电容通常具有6到200 的相对介电常数。与C0G类型相比,介电材料更高的相对介电常数优势在于高介电常数MLCC可以实现更高的电容值且封装尺寸更小巧。 然而不幸的是,这些优势也带来了一些负面影响:高介电常数MLCC有较大的电压系数,即其电容值会随着施加的电压而变化。在AC应用中,这一现象被称为波形失真,并且这一现象还会降低整个系统的性能。当印刷电路板(PCB)面积和成本为主要的设计瓶颈时,电路板和系统级设计人员可能会尝试在电路中使用高介电常数MLCC,并在信号路径中带来大量的失真。 【分页导航】 第1页: 高介电常数MLCC引起波形失真 第2页: 高介电常数MLCC失真示例 第3页: 确定失真源 第4页: 本文小结及参考文献 《电子技术设计》网站版权所有,谢绝转载 高介电常数MLCC失真示例 有源滤波器电路、用于数据转换的去频迭滤波器以及放大器中的反馈电容均为高介电常数MLCC可能会带来失真的电路。为了说明这一效应,设计人员采用TI的FilterPro软件设计了一款使用Sallen-Key拓扑的1kHz巴特沃兹有源低通滤波器。有源滤波器就是一种电容失真降低整个电路性能的常见应用。许多设计人员选择低电阻值以降低电容失真对输出噪声的影响,但这样做会增加为实现某个拐角频率所需的电容值。由于这样的设计决定,高介电常数MLCC可能是满足电容、电路板面积以及成本要求的唯一电容器。 图1所示的滤波器电路包括了无源组件值,这样一来电容C 1 和C 2 就可以用各种介电类型、封装尺寸的MLCC加以替代,从而实现了不同电容类型测量之间的直接比较。该测试中使用所有电容的额定电压均为50V。 图1:1kHz转角频率的Sallen-Key低通滤波器 在这个例子中,设计人员选用高性能音频运算放大器(op amp)OPA1611作为电路的低噪声和低失真基础。为满足所有电阻值要求,设计人员采用了1206封装形式的薄膜高精度电阻,以最小化除这些电容之外的失真影响。根据《有源交叉设计》,一些电阻类型可以产生与电容 相类似的失真。最后,电路由±18V电源供电以避免放大器饱和从而影响测量结果的可能性。 总谐波失真+噪声(THD+N)是一项非常有用的指标,它可以量化电路噪声和非线性增加到信号的多余部分。这一数量可表述为谐波和系统RMS噪声电压与基频 RMS电压的比值。谐波或输入信号整数倍频率的信号源自于无源组件和集成电路的非线性行为。电路的总体噪声是集成电路的固有噪声、电阻器散热噪声抑或是外部源耦合到电路中的噪声。方程式1将THD+N计算表述为振幅比,其中V F 是基频的RMS电压,V N 为RMS噪声电压,V I 为每个谐波的RMS电压。 使用500kHz测量带宽,进行20Hz到20kHz频率范围1Vrms信号滤波器电路THD+N测量。图2显示了不同电容类型的电路在1Vrms时测量的THD+N性能(单位dB)。采用1206封装的C0G介电类型MLCC具有突出的性能:滤波器通频带中的THD+N测量值是测量系统的噪声底限。我们对采用0805封装的C0G电容也进行了测试,结果表明其也具有相同的性能级别,为了简单起见我们从图中去掉了这部分。滤波器转角频率之上的THD+N增加表现为滤波器的衰减可降低信号幅度与噪声底限的比值。 如果将电容类型更换为采用1206封装的X7R类型,我们可以观察到电路性能的立即衰减。在20Hz时,THD+N会出现最小值为15dB增加,并在400Hz-800Hz的区域内达到峰值,此时THD+N的测量增加值为35dB。如果采用更小型0603封装的X7R电容,将会进一步提高THD+N性能(远远高于频谱10dB)。由于在整个测试过程中我们都没有更改滤波器中的运算放大器和电阻器,因此增加的THD+N值只与电路输出信号端X7R电容产额外谐波有关。 图2:测量的Sallen-Key低通滤波器THD+N 图3显示了使用0603和1206 X7R电容时出现在滤波器输出端的500Hz正弦波频谱。该频谱显示了大量的基波,其中主要是奇次阶谐波。令人吃惊的是用0603 X7R电容构建电路时,在500Hz输入信号时可以观察到超过20kHz的谐波。 图3:发生在低通滤波器电路输出端的500Hz正弦波频谱 【分页导航】 第1页: 高介电常数MLCC引起波形失真 第2页: 高介电常数MLCC失真示例 第3页: 确定失真源 第4页: 本文小结及参考文献 《电子技术设计》网站版权所有,谢绝转载 确定失真源 我们的任务是找到高级别的失真源,但对工程师而言无论是集成电路故障还是无源组件发生故障都不是直观可以发现的。确定主要失真源的一个方法是测量电路在一个宽泛信号电平的THD+N(请参见图4)。在图1中,Sallen-Key滤波器的THD+N显示为500Hz基频,信号电平从1mVrms到10Vrms。利用C0G电容构建电路时,THD+N会由于增加的信号电平而下降,最终达到测量系统在2Vrms信号电平时的噪声底限。 图4:增加信号电平(500Hz基频)的滤波器电路 线的负斜率表明:由于运算放大器和电阻器的存在,电路噪声是THD+N计算的主要影响因素。在这种情况下,测量的THD+N随信号电平的增加而下降,这是因为信号电压与噪声电压比增大了。与之相反,无源组件的非线性在更高信号电平时会变的更糟,并且会在信号电平增大时引起失真增加 。当滤波电路中的电容被X7R类型所替代时就会发生这种情况。采用0603封装的X7R电容在20mVrms信号振幅的地方开始失真上升。采用1206封装的X7R电容表现相似——在40mVrms信号振幅的地方开始失真上升。因此,如果电路表现出了失真随信号电平增加而上升的趋势,无源组件(电阻或电容)则最可能成为限制电路性能的主要因素。 由于无源组件失真随信号电平的增加而增大,因此滤波器电路在电容施加电压最大时的失真也达到最大 。TI免费SPICE仿真器(Tina-TI)中的AC传输特性分析可作为一个频率函数用于绘制电路中组件两端的电压。图5显示了20Hz-20kHz频率范围内电容C 1 和C 2 两端的组合电压,以及采用1206封装的X7R电容滤波器的THD+N。电容C 1 和C 2 两端的个别电压是通过均方根进行组合的,频率在大约600Hz时的值最大。图5表明电容电压峰值与失真最大点高度相关,并且很好地表明电容是滤波器输出端过大失真的原因。在两个电容产生不一样失真的情况下,两次测量之间可能会有一些不一致的地方。通过确定每个电容的信号增益可以进一步深入这一分析 。 图5:低通滤波器电路的组合电容电压和测量的THD+N 【分页导航】 第1页: 高介电常数MLCC引起波形失真 第2页: 高介电常数MLCC失真示例 第3页: 确定失真源 第4页: 本文小结及参考文献 《电子技术设计》网站版权所有,谢绝转载 本文小结 模拟电路的性能受应用中所采用的电容类型影响非常大,有源滤波器的使用充分说明了这一点。当我们使用C0G电容构建电路时,电路可以提供高级性能。然而,一旦将电容更改为X7R介电类型,电路的性能就大大降低了。X7R电容将大量的谐波带到了信号路径中,且奇次谐波会成为THD+N测量的主要影响因素。具体来说,采用0603封装的X7R电容性能最差,采用1206封装的X7R电容性能只是稍稍好了一点点。 上述两种技术有助于工程师确定电路中的失真源。首先,测量一个宽泛的信号电平的THD+N是确定电路性能是否受集成电路或无源组件线性度影响的一个非常有用的方法。无源组件的非线性引起的失真会随着信号电平的增加而增加。其次,通过把最大失真频率与这些组件施加最大电压时的频率相关联,TINA-TI可用于确定哪一款无源组件是失真源。虽然很多应用中工程师都可以受益于高介电常数MLCC,但我们不建议在系统的信号路径中使用高介电常数MLCC,因为该电容两端的大幅压降会使其带来失真。 参考文献 1. 《多层陶瓷电容——材料与厂商》,作者:Kahn, M., AVX 公司 2. 《有源交叉设计》,作者:Self, D., Elsevier 公司,2011年。 3. 《了解运算放大器中谐波失真与频率测量之间的关系》,作者:Jorge Vega 和 Raj Ramanathan, En-Genius,2012 年 1 月。 4. 如欲了解更多详情,可查阅:FilterPro、TINA-TI、OPA1611。 作者简介 John Caldwell现用TI高精度模拟线性应用产品部模拟应用工程师。John毕业于弗吉尼亚理工大学(Virginia Tech, Blacksburg VA),获电子工程理学士学位,后又获得电子工程硕士学位。他拥有三项未决专利并且已发表数篇论文。2009年,John在TI模拟大学竞赛中如愿以偿地获得了Engibous Prize。 【分页导航】 第1页: 高介电常数MLCC引起波形失真 第2页: 高介电常数MLCC失真示例 第3页: 确定失真源 第4页: 本文小结及参考文献 《电子技术设计》网站版权所有,谢绝转载
相关资源
  • 所需E币: 5
    时间: 2021-9-10 23:01
    大小: 466.61KB
    上传者: czd886
    通用互联网络实现多核嵌入式系统级设计的方法.
  • 所需E币: 3
    时间: 2019-12-25 20:43
    大小: 346.33KB
    上传者: quw431979_163.com
    应用案例三:PhonakGroup设计实例……
  • 所需E币: 3
    时间: 2019-12-25 15:59
    大小: 7.84MB
    上传者: 978461154_qq
    qurtues-II中文教程QuartusII简介AlteraCorporation101InnovationDriveSanJose,CA95134(408)544-7000www.altera.comQuartusII简介版本5.0第一次修订2005年4月P25-09235-04Altera、Altera标识、FastTrack、HardCopy、MAX、MAX+PLUS、MAX+PLUSII、MegaCore、MegaWizard、NativeLink、Nios、OpenCore、Quartus、QuartusII、QuartusII标识和SignalTap是Altera公司在美国和其它国家的注册商标。Avalon、ByteBlaster、ByteBlasterMV、Cyclone,Excalibur,IPMegaStore,Jam,LogicLock,MasterBlaster,MegaLAB,PowerFit,SignalProbe,Stratix和USB-Blaster是Altera公司在美国和其它国家的商标以及服务标志。Altera公司使用的产品设计单元和助记符受版权法以及商标法的保护。Altera公司承认本文档提及的其它组织的产品或商标以及服务标志,特别是:ARM是注册商标,AMBA是ARM公司的商标。Mento……
  • 所需E币: 3
    时间: 2019-12-25 12:48
    大小: 679.4KB
    上传者: 978461154_qq
    设计正进入系统级时代TECHNOLOGYIN-DEPTH设计正进入系统级时代ARM中国电子系统级(ESL)设计已成为当今而ARM对于ESL的投入正好克服了上在更早的设计阶段完整的描述SoC的嵌入式设计领域最炙手可热的话题。尽管述窘境。首先,ARM是业内最大的IP提供功能是采用ESL设计方法带来的重大优在一定抽象层描述系统的想法已经出现近商,将ARM的产品建模,就提供了非常完势,就像在上世纪八十年代RTL的设计方十年,直到现在众多成熟设计流程的出现善的IP库;其次,ARM拥有业界最大的技法开始受到工程师青睐一样。才使得这一想法成为现实。术合作伙伴网络,在ARM的ESL工具库中包含了最全面的第三方IP模型,如各刚开始时,RTL仅仅用于检查和认ESL需要在一定抽象层次用足够快速种主流DSP和其他处理器(CEVA,ZSP,证高级概念的验证阶段。只有当功能通的方法来描述SoC系统,给软硬件工程师Infineon,StarCore等)。现在,客户已过这一标准形式的验证,才能进入到大提供一个虚拟的原型平台,用以进行硬件经可以利用各种处理器模型,总线模型和规模的实现流程中去。但真正使RTL语……
  • 所需E币: 4
    时间: 2019-12-25 12:49
    大小: 732.29KB
    上传者: 978461154_qq
    系统级设计方法以及ARMRealViewArchitectsToolsInformationQuarterly[34]Number3,Autumn2005InformationQuarterly[35]Number3,Autumn2005InformationQuarterly[36]Number3,Autumn2005InformationQuarterly[37]Number3,Autumn2005……