tag 标签: seed

相关博文
  • 热度 21
    2013-4-28 08:31
    3454 次阅读|
    0 个评论
     液晶显示图片:     好奇妙的图片,这个图片是怎么来的,奥秘就在下面:   module TFT_HVGen(CLK,DCLK,LCDHS,LCDVS,LCDUD,LCDLR,LCDDITHB,LCDPWM,LCDR,LCDG,LCDB);     input CLK54;     output DCLK;     output LCDHS;     output LCDVS;     output LCDUD;     output LCDLR;     output LCDDITHB;     output LCDPWM;     output LCDR;     output LCDG;     output LCDB;          reg DCLK;     reg LCDHS;     reg LCDVS;     reg hcnt;     reg vcnt;     wire LCDDATA;     assign LCDDITHB = 1'b0;     assign LCDPWM = 1'b0;     assign LCDUD = 1'b0;     assign LCDLR = 1'b1;          always@(posedge CLK)      begin         DCLK = ~DCLK ;      end           always@(posedge DCLK)        begin          if(hcnt == 10'd861)                hcnt = 10'd1;          else                 hcnt = hcnt + 1'b1;                           if(hcnt == 10'd815)             begin                 if(vcnt 9'd509)                     vcnt = vcnt + 9'd1;                 else                     vcnt = 9'd0;             end         end                always@(posedge DCLK)         begin             if(hcnt == 10'd815)                 LCDHS = 1'b0;             if(hcnt == 10'd818)                 LCDHS = 1'b1;             if(vcnt == 9'd486)                 LCDVS = 1'b0;             if(vcnt == 9'd487)                 LCDVS = 1'b1;         end              reg Hactive;     reg Vactive;     wire DE= HactiveVactive;              always@*          begin             if(hcnt = 10'd799)                 Hactive = 1'b1;             else                 Hactive = 1'b0;          end                  always@*          begin             if(vcnt = 10'd479)                 Vactive = 1'b1;             else                 Vactive = 1'b0;          end         assign LCDDATA = hcnt*vcnt ;         assign {LCDR,LCDG,LCDB} = DE? LCDDATA : 16'b0; endmodule     ////////////////////////////////////////////////////////////////////////////////////////////////////////////////////// 上面一个问题被修正了Hactive Vactive 原来用时序DCLK逻辑判断,改成组合逻辑 要不然点会对不上,与2012/12/15日18:28分修正,之前下载代码的朋友请注意。 不过还有个问题大家兴趣可以自己试下,我就不说了,很多东西多要自己发现,手册也 不一定全对。   上面的  hcnt*vcnt  就是奥秘,吧 hcnt*vcnt 乘积赋值给像素点 就得到奇妙的图片,电子世界真是奇妙无穷啊,另外通过改变 LCDDATA ,LCDDATA   会看到更细的。                                                                                                         最后来一张rotozoom 图片,算法是参考 fpga4fun网站上的   parameter ScreenWidth = 10'd800; parameter ScreenHeight = 9'd480; wire CounterXmaxed = (hcnt==ScreenWidth-1); wire CounterYmaxed = (vcnt==ScreenHeight-1); reg HSync, VSync; always @(posedge DCLK) begin   HSync = CounterXmaxed;   VSync = CounterYmaxed; end reg X0, Y0, X1, Y1; always @(posedge DCLK) if(VSync) begin     X0 = 0;     Y0 = 0;     X1 = 0;     Y1 = 0; end else if(HSync) begin     X0 = X1 - 100;     Y0 = Y1 + 400;     X1 = X1 - 100;     Y1 = Y1 + 400; end else begin     X0 = X0 + 400;     Y0 = Y0 + 100; end       assign {LCDR,LCDG,LCDB} = (X0 ^ Y0 ) ? 16'h5aab:16'h9534;        assign {LCDR,LCDG,LCDB} = (X0 ^ Y0 ) ? 16'hffff:16'h0000;            
相关资源
  • 所需E币: 0
    时间: 2022-3-4 22:44
    大小: 861.17KB
    上传者: samewell
    电脑接近于PPT版不错哦SEED培训F2812教材.pdf
  • 所需E币: 4
    时间: 2019-12-25 10:26
    大小: 11.32MB
    上传者: 978461154_qq
    SEEDSeminar2003DSPTrainingCourse1Q03讲座目的u建立DSP概念u消除对DSP的神秘感u帮助大家正确选择适用的DSPuDSP开发全过程的入门u如何得到更进一步的帮助1Q03讲座内容uDSP概述uDSP硬件设计uDSP软件设计uDSP系统调试u关于SEED1Q03第一部分:DSP概述1Q03什么是DSP(1)?u模拟信号(AnalogSignals):在时域中,时间和幅值连续变化的信号,例如:声音、温度、压力等等u数字信号(DigitalSignals):对模拟信号按一定的时间间隔进行采样,并将采样值进行量化,也即时间和幅值均为离散的信号u数字信号处理(DigitalSignalProcessing):用数学方法对上述的数字信号进行处理,对信号进行变化或提取相应的信息u实时处理(Real-Time):数字信号处理与信号的输入和输出保持同步u非实时处理(NonReal-Time):先对信号进行采样并存储,然后再对其进行处理u数字信号处理器(DigitalSigna……
  • 所需E币: 5
    时间: 2019-12-25 10:26
    大小: 513.45KB
    上传者: 微风DS
    5402DSK电路原理图……