标签: 滤波电感

简介 抑制电磁干扰（EMI）最常见的方法之一是使用滤波电容和滤波电感。本文将讨论在双有源桥式变换器中这些滤波组件的阻抗特性及设计方法，并以此阐明二者对辐射 EMI的抑制作用。 双有源桥式变换器的辐射 EMI 模型 当开关管（M1）在一个开关周期内导通时，电流路径依次为：输入电压（VIN）、电感（L）和 M1。其间，电感电流 (IL) 爬升，电感储存能量（见图 1）。 图 1：双有源桥式变换器的拓扑结构和物理图 图 2 显示了辐射 EMI 的原理，其中左图 2a 为偶极天线的辐射原理，右图 2b 则显示了辐射 EMI 的一般模型。 如图 2a 所示，天线的能量流向三个不同的部分：第一部分在两极之间谐振，不会辐射到空间，其中 jXA 是无功功率对应的阻抗；功率的第二部分辐射到空间中，用 Rr 表示；最后一部分能量消耗在天线电阻上，用 Rl 来表示。 图 2b 为辐射 EMI 的一般模型。变换器可以通过等效噪声源 (VS) 和源阻抗（用实部 RS 和虚部 XS 表示）进行建模。 图2: 辐射EMI原理 CM 电流 (IA) 的幅度 (|IA|) 可通过公式 (1) 计算： 其中 RA 为 Rl 和 Rr 之和，电流系数(KI)是与 IA 成正比的系数。 为了确定辐射 EMI，我们需要测量变换器在设定距离处产生的电磁场强度。假设计算变换器距离 (r) 处的电场强度最大值 (EMAX)，公式 (2) 如下： 其中 η 为波阻抗，D 代表方向，半径 (r) 是该方向(D)上的最大功率密度与球体平均功率密度之比，电场强度系数 (KE) 是与辐射电场强度直接成正比的系数。 天线和变换器的阻抗可以通过测试获得。 辐射 EMI 尖峰产生的原因 KI 可用公式（3）来计算： KE 可用公式（4）来计算： 由于 XS 和 XA 可能同时具有容性和感性，因此可相互抵消。如果 RS 和 RA 之和较小，则在频谱中会观察到峰值。 图 3 显示了双有源桥式变换器源阻抗和天线阻抗的测量结果。其中 XS 和 XA 曲线相交四次，仅当相位相反时（图 3 中的位置 1 和 2），XS 和 XA 才能相互抵消。另外，由于位置 2 处的 RA 非常大（接近1000Ω），因此该点不太可能出现谐振尖峰。相反，位置 1 处的 RA 则仅为 100Ω 左右（位置 1 处的频率约为 167MHz）。 图 3：双有源桥式变换器的源阻抗和天线阻抗 图 4 显示了 KI 和 KE 曲线。 图4: KI 和 KE 计算 图 5 显示了测得 IA 和辐射 EMI 的频谱。 图 5：测得 CM 电流和辐射 EMI 频谱 在 167MHz 处，由于 XS 和 XA 相互抵消，且 RS + RA 较小，可观察到谐振尖峰。实验结果也可验证该结果。 CM 电感对辐射 EMI 的影响及设计方法 在输入或输出端子添加 CM 电感是抑制辐射 EMI 的常用方法。但电感的高频模型通常都需要考虑其等效电容 (CP) 和等效电阻 (RP) 的影响（见图 6）。 图 6：考虑电感的 CM 电感和辐射模型 为了简化辐射模型，电感模型可表达为电阻 (RCM) 和电抗 (XCM)的串联形式。将电感模型应用到图 2b 所示的模型中，就可以得到图 6 的 CM 电感和辐射模型。需要注意的是，RCM 和 XCM 都随频率变化。在这种情况下，需要修改公式(3)和(4)中的 KI 和 KE 来计算 CM 电流系数 (KI_CM) 和 CM 电场强度系数 (KE_CM)。 KI_CM 可通过公式（5）来计算： KE_CM 可通过公式（6）来计算： CM 电感对辐射的影响有三个方面： 辐射 EMI 频谱中的谐振频率会发生变化； 系数中的电阻 (RS + RA + RCM) 会增大； 系数中的电抗 (XS + XA + XCM) 会变化。 下文将进一步分析电抗和电阻。 电感电抗 电感的电抗可以为正，也可以为负。当电感低于其自谐振频率 (fCM) 时，电感会表现出感性行为（XCM 为正）；当电感频率高于 fCM 时，则表现出容性行为（XCM 为负）。fCM 可以用公式 (7)来估算： 我们来看原始谐振频率 (167MHz) 下的 XCM。如果 XCM 为负（容性），则新的谐振频率增加； 如果 XCM 为正（感性），则新的谐振频率降低。由于幅度 (VS) 通常随频率的增加而减小，因此建议增大谐振频率，以便该频率下的辐射电流较小。因此，正确选择电感对于确保 XCM 在原始谐振频率处为负值非常重要。 通过添加电感来防止新的谐振尖峰也很重要。由于天线阻抗 (XA) 为容性，当谐振频率低于 fCM 时，XCM 保持感性；因此 XCM 必须小于 XA 才能避免阻抗交叉和由此产生的谐振尖峰。 电感电阻 RCM 在 fCM 时达到其最大值。为了避免尖峰，选择的电感需确保 fCM 尽可能接近新的谐振频率。 图 7 显示了满足上述标准的 CM 电感阻抗曲线。 图7: CM 电感的阻抗曲线 图 8 对添加 CM 电感前后的 KI 和 KE 曲线进行了比较。CM 电感可以使 KI 和 KE 降低约 13dB。 图8: 添加 CM 电感前后的 KI 和 KE 曲线比较 图 9 显示了电路中添加和不添加 CM 电感时的 IA（左侧）和辐射 EMI（右侧）测试结果。 图 9：添加和不添加 CM 电感时 的 CM 电流和辐射 EMI 比较 以上结果表明，添加 CM 电感可以抑制添加前产生的 EMI 尖峰。实际结果也与 KI 和 KE 的变化一致。添加 CM 电感后，167MHz 处的噪声满足 FCC B 级辐射 EMI 标准，但裕量较小。而 30MHz 处的噪声仍高于标准。 Y 电容对辐射 EMI 的影响及设计方法 我们还可以考虑其他可抑制辐射EMI的滤波组件，例如Y电容。在输入和输出直流总线之间连接 Y 电容是抑制 EMI 的另一种流行方法。与电感模型类似，Y 电容模型可以表达为等效串联电阻（ESR，表示为 RY）和电抗（XY）的串联形式（见图 10）。 图10: 考虑 Y 电容的辐射 EMI 模型 通常情况下，Y 电容的 RY 可以忽略不计。 此外，只有当 Y 电容的阻抗明显小于天线阻抗时，EMI 噪声才能被旁路。因此，我们可以假设 XY << XA。在这种假设之下得到修正后的电流系数(KI_Y)和电场强度系数(KE_Y)。 KI_Y 可通过公式（8）计算： KE_Y 可通过公式（9）计算： 降低 30MHz 和 167MHz 处的 EMI 如前所述，由于需要进一步抑制 30MHz 和 167MHz 处的 EMI 噪声，我们对这两个频段进行分析。 RA、XS 和 RS。通过比较 KI_Y 和 KI（或者通过 KE 观察 KE_Y），Y 电容的插入损耗可通过公式（10）来计算： 为了有效抑制 EMI，插入损耗必须低于 1，而且值越小，抑制 EMI 的效果越好。这意味着 |XY| 必须小于 |XS|，而|XY| 必须尽可能小。根据图 3 的测量结果，如果 XY 在 30MHz 时呈现容性，则其电容必须超过 86pF 才能保证插入损耗低于1；如果 XY 在 30MHz 时呈感性，则其电感必须小于 327nH，才能确保插入损耗低于 1。 XA、XS 和 RS。经过化简，其插入损耗与公式（10）一致。类似的分析表明，如果 XY 在 167MHz 时为容性，则其电容值应该超过 30pF；如果 XY 在 167MHz 时呈感性，则其电感应低于 30nH。 图 11 结合了两个频段的要求，展示了两个可行的 Y 电容及其阻抗曲线。左侧的蓝色曲线为 100pF Y 电容，右侧的黑色曲线为 470pF Y 电容。在 30MHz 时，470pF 电容的阻抗较低，对 EMI 抑制效果更好；在 167MHz 时，100pF 电容则表现出更好的抑制性能。 图11: 100pF（蓝色）和 470pF（黑色）Y 电容的阻抗曲线 图 12a 比较了不同 Y 电容对 KI 和 KE 系数的影响。可以看出，100pF 和470pF Y 电容均可有效抑制 EMI。而且，100pF 电容在 167MHz 频段效果显著，而 470pF 电容在 30MHz 频段效果更明显。这也与之前的理论分析相一致。 图 12b 显示的 EMI 测量结果进一步验证了理论分析。 当使用不同的 Y 电容时，不同频段的辐射 EMI 都有不同程度的降低，这种降低与预测结果一致。 由此可以看出，对辐射 EMI 的设计而言，调整滤波元件可以抑制特定频段的 EMI。 图12：KI、KE和辐射 EMI 的比较 LC 滤波设计原理 当电路中同时存在电感和电容滤波元件时（见图13），设计应遵循阻抗失配原则。如果源阻抗较小，则串联一个阻抗较大的滤波电感；如果负载阻抗较大，则并联一个阻抗较小的旁路电容。 图 13：同时采用电感和电容作为滤波组件的辐射 EMI 模型 结语 本文回顾了辐射 EMI 的基本模型，并介绍了产生辐射 EMI 尖峰的原理，同时通过一个双有源桥式变换器观察了 CM 电感和 Y 电容对 CM 噪声的影响。 在传导频段，滤波元件的低频特性常被用于抑制 EMI。在辐射频段，则通常利用滤波元件的杂散参数来更有效地抑制 EMI。 来源：MPS

1 引言 近年来，随着计算机微处理器的输入电压要求越来越低，低压大电流DC-DC变换器的研究得到了许多研究者的重视，各种拓扑结构层出不穷，同步整流技术、多重多相技术、磁集成技术等也都应用于这个领域。笔者提出了一种交错并联的低压大电流DC-DC变换器，它的一次侧采用对称半桥结构，而二次侧采用倍流整流结构。采用这种结构可以极大地减小滤波电容上的电流纹波，从而极大地减小了滤波电感的大小与整个DC-DC变换器的尺寸。这种变换器运行于48V的输入电压和100kHz的开关频率的环境。 2 倍流整流的低压大电流DC-DC变换器的结构分析 倍流整流低压大电流DC-DC变换器的电路原理图如图1所示，一次侧采用对称半桥结构，二次侧采用倍流整流结构，在S1导通时SR1必须截止，L1充电；在S2导通时SR2必须截止，L2充电，这样滤波电感电流就会在滤波电容上移项叠加。图2给出了开关控制策略。 图1 倍流整流的低压大电流DC-DC变换器的电路原理图 图2 开关的控制策略 通过以上分析可以看出，倍流整流结构的二次侧2个滤波电感电流在滤波电容上相互叠加，从而使得输出电流纹波变得相当小。 结构中的同步整流器均按外加信号驱动处理，使控制变得很复杂，但在这种半桥-倍流拓扑结构中使用简单的自驱动方式很困难，因为，在这种结构中，如果直接从电路中取合适的点作为同步整流器的驱动信号，在死区时间内当这个驱动信号为零时，同步整流器就会截止。为了在半桥-倍流拓扑结构中使用自驱动方式，就必须使用到辅助绕组。 以单个半桥-倍流拓扑结构为例，见图3,VSEC为变压器的二次侧电压，Vgs为由辅助绕组获得的同步整流器的驱动电压，可以看出即使在死区的时间内，同步整流器的驱动电压也不可能为零，保证了自驱动方式在这种拓扑结构中的应用。 图3 自驱动同步整流器电路及波形图 另外，由于在大电流的情况下MOSFET导通压降将增大，从而产生较大的导通损耗，为此应采用多个MOSFET并联方法来减小损耗。 3 交错并联低压大电流DC-DC变换器 3.1 电路原理图 综上所述，倍流整流低压大电流DC-DC变换器具有很好的性能，在此基础上引入交错并联技术，构成一种新的结构，称为并联低压大电流DC-DC变换器，可以进一步减小输出电流纹波。 图4为交错并联低压大电流DC-DC变换器的电路原理图（以最简单的2个倍流整流交错并联为例）。 图4 交错并联低压大电流DC-DC变换器的电路原理图 3.2 变换器的开关控制策略 交错并联低压大电流DC-DC变换器的开关控制策略见图5。 图5 交错并联低压大电流DC-DC变换器的开关控制策略 3.3 交错并联低压大电流DC-DC变换器性能 首先这种拓扑结构最大的优点是变压器原边的结构简化，控制变得很简单。其次，这种方法的实现必须采用同步整流电路，因为交错并联电路的实现要求变压器副边上下电位轮流为正，在一个时间段内有且只有一个为正电位，其余都为零电位。但在这种拓扑结构中，由于2个变压器的原边串联在一起，而副边是并联的，这样如果用肖特基二极管作整流器，那么输入电压将在2个变压器原边上分压，而肖特基二极管又没有选通的功能，这样变压器二次侧的波形将是完全对称的，上下2个整流电路的电流完全重合，达不到电流交错并联的目的。 这样，应用同步整流器来完成这个功能，同时利用MOSFET的双向导电特性，因为同步整流管的漏源电流是分布在坐标横轴两侧的。这种结构的过程详细分析如下： 1）S1导通，S2截止；S3截止，S4,S5,S6均导通。由于S4,S5,S6的导通，第一变压器副边绕组下端为零电位，第二变压器副边绕组上、下端均为零电位，电感L1上电流上升，L2,L3,L4上电流下降。 2）S2导通，S1截止；S4截止，S3,S5,S6均导通。由于S3,S5,S6的导通，第一变压器副边绕组上端为零电位，第二变压器副边绕组上、下端均为零电位，电感L2上电流上升，L1,L3,L4上电流下降。 3）S1导通，S2截止；S5截止，S3,S4,S6均导通。由于S3,S4,S6的导通，第二变压器副边绕组下端为零电位，第一变压器副边绕组上、下端均为零电位，电感L3上电流上升，L1,L2,L4上电流下降。 4）S2导通，S1截止；S6截止，S3,S4,S5均导通。由于S3,S4,S5的导通，第二变压器副边绕组上端为零电位，第一变压器副边绕组上、下端均为零电位，电感L4上电流上升，L1,L2,L3上电流下降。 以上各式均忽略整流器的电压降，且VSEC为变压器二次侧的电压值。 根据以上分析可知，应用同步整流器，通过变压器原边串联而副边并联的方法，可以实现这种交错并联半桥-倍流拓扑结构。它的优点主要有以下几个方面： 1）有效地简化了拓扑结构和控制策略。 2）在频率保持不变的情况下，如果纹波的峰-峰值一定，则这种结构可以有效减小滤波电感的值，从而加快整个变换器的动态响应时间。 3）交错并联的半桥-倍流拓扑结构与非交错并联的半桥-倍流拓扑结构相比，一次侧和二次侧的导通损耗相差不多，但由于采用交错并联技术，二次侧的开关频率是原来的一半，相应的开关损耗也是原来的一半。由于变换器的开关损耗在整个损耗统计中占很大的比例，因此，交错并联技术可以极大地提高变换器的效率。 4 仿真分析 应用Pspice软件对电路进行仿真。电路的参数如下：开关频率为100kHz,占空比为40%,输入电压为48V,滤波电感为2μH,滤波电容为820μF,输出电流为60A,输出电压为1125V。 图6所示为滤波电感的电流波形，从图6可以看出，4个滤波电感的电流轮流充电，如果一个滤波电感在充电，其余3个电感必须在放电，在死区时间内，4个滤波电感都在放电。 图7和图8所示分别为交错并联变换器与单个倍流整流变换器结构的输出电流纹波波形，从图7中可以看出，4个滤波电感的电流在滤波电容上叠加，可以把电流的纹波减小很多。 图6 滤波电感电流波形 图7 交错并联变换器结构的输出电流纹波波形 图8 单个倍流整流变换器结构的输出电流纹波波形 5 实验结果 通过理论研究及仿真分析，可以看出，交错并联的低压大电流DC-DC变换器具有良好的性能，在输出为1125V/60A的情况下，输出电流纹波可以降到很小。为了进一步说明这种拓扑结构的可行性，用实验结果验证。实验电路见图4,实验参数和仿真相同，最后得到如图9所示的实验波形。图9中，Vgs为一次侧一个MOSFET的门极驱动电压波形，Vds则为相应的MOSFET的栅源电压波形，从图9可以看出，实验结果所得波形同图5的理论分析结果十分吻合，所提出的方法是可行的。其中，变压器选用R2KB软磁铁氧体材料制作的GU22磁心，原副边的匝数分别为8匝和1匝；电感选用宽恒导磁材料IJ50h制作的环形铁心T5-10-215,匝数为8匝。 图9 实验波形 6 结语 通过仿真及实验分析，得出以下结论：对于低压大电流DC-DC变换器，可以通过交错并联的方法，进一步减小输出电流纹波，效果十分明显；或者在同样输出电流纹波情况下，可以极大地减小滤波电感值，从而减小整个变换器的尺寸，提高变换器的瞬态响应特性。所讨论的2个倍流整流结构交错并联案例同样适应于多个倍流整流结构交错并联的情况。