标签: 背板
相关博文
-
安费诺连接系统(ATCS)，这家在高性能连接系统领域的领先者，宣布推出XCede(TM)连接器产品，该产品是为实现数据通信，电信，存储和无线设备的数据传输需求而设计。 XCede具有当今连接器的最高密度：每英寸82个差分信号对，并且在多个前后端网状交换槽和刀片系统中实现背板的直冷方式。 XCede连接器有2对（每英寸27.5个差分信号对）到6对（每英寸82个差分信号对）的规格可供选择，并且具有完备的导向、背板和电源总线模块，以及平行扣板连接器、线缆和共面连接方案。 XCede连接器是当前背板连接器产品中串扰最低的产品。 XCede背板连接器具备当今系统要求的机械寿命和强度。 XCede的二级通路可以在连接器每列的两个接地孔之间有三个出线方向。这种灵活性可以减少一半的布线层，并且有助于整理拥挤的布线区域。
-
高速背板是构建高性能数据平台的关键部件，目前热门的100Gbps背板上单对差分线的数据速率已达到了25Gbps左右。无论采用OIF组织制定的CEI-25G-LR规范还是IEEE组织制定的100GBase-KR4规范，面临的共同问题是如何在这么高速率下提供背板应用场合需要的传输距离。 当背板加工完成以后，需要进行一系列插入损耗、回波损耗、阻抗、串扰、信号传输眼图、传输误码率等，在系统调试阶段还需要对子卡发送的信号进行验证以排除可能的信号质量问题。 本人将于2015年4月15日下午的EDI-CON会议上介绍100Gbps背板开发中可能遇到的问题以及相应的测试方法,欢迎参加。 专题号：WS_WE203 EDICON 2015会议简介 电子设计创新大会（EDICON 2015）为设计工程师和系统集成商提供了解针对当今通信、计算、RFID、工业无线监控、导航、航空航天及相关市场最新RF/微波和高速数字产品和技术的机会。这项一年一度的盛事以应用、新兴技术和实用工程解决方案为重点，汇集了中国创新前沿和世界领先跨国科技公司的设计师。HF/HS电子设计创新大会包括来自业内高管和政府官员的主题演讲、技术报告、研讨会、专家小论坛、展览和联谊酒会。为期三天的会议将于2015年4月14-16日在北京奥林匹克公园西侧的国家会议中心（CNCC）举行。
相关资源
-
-
用CPLD实现DSP与背板VME总线之间的连接
-
LTC1645双路HotSwap热插拔控制器和电源定序器提供了板卡安全地从带电背板插入和拔出解决方案。==LTC1645!"#$%/!"#$!"#$%!217BillPoucherLTC1645HotSwap!"#$%&'!"#$%&'()*+,-./0123!"#$%&'()*+,$-./012!"#$%&'()*)+,-./012!"#$%&$'"()#"*+,-"%!"#$%&'()*+,-./012!"#$%&'()*!+,-./)*!!"#$%&'$()*+,-./0……
-
服务器系统中，包含控制电路以用来监视服务器的输入/输出(I/O)数量和复杂程度也同比增长。零停机时间系统要求用户将I/O卡插入带电的背板。迄今带没有一个能在I2C和SMBus系统中实现系统数据(SDA)和系统时钟(SCL)线“热插拔”的单片解决方案。LTC4300-1允许用户在不破坏背板数据转换的情况下把I/O卡插入带电的背板上，同时双向的缓冲，并隔离背板和卡上的电容。==!"#I2C!263JohnZiegler!"#$%&'()*+,-./0123VCC!"#SDAINSCLIN!SDA!"#/(I/O)!"#$%&'()SCL!!"#1V!!"#$%&!"#$%&'()*+I/O!"#$1V!100k!"#$(10pF)!"#=IC!"#$%&'()*+,SDASCL!"#$%&'()*+,-.*!"#$%(HotSwap)!"#$%!"#$%#&'()*+SDASCL!"#$%&'=ICSMBus……
-
如何現實在銅背板上傳輸10Gbps串列數據(2003-11-30)如何实现在铜背板上传输10Gbps串行数据随着通讯产业迈向下一代高阶系统，新的解决方案必须具有更高的性能价格比。为了提高总体频宽，系统设计人员可以在现有数据传输率上实现更多的讯息信道；或者也可以改进一下，使用数量更少、但频宽更高的讯息信道，以节省总体空间、功耗和成本，降低噪音，另外还可获得更大的设计裕度。标准CMOS制程中的10Gbps串行I/O技术为系统设计人员提高设计裕度提供了可能的解决方案。不过，为了获得10Gbps及更高的串行数据传输速率，每一个层次都需要新的架构、设计和组件。不仅‘主动’Serdes(并串／串并转换器)组件必须能发送和接收10Gbps讯号，‘被动’互连器(即背板、子板和连接器)也应能足够好地将讯号从发送器传输到接收器。一般而言，原来的既有系统通常不能控制这样高的数据传输速率，在背板应用中尤其如此。因此，必须从头开始设计一种‘全新系统’，包括新的Serdes组件和新的背板互连器。为了实现10Gbps的非归零码(NRZ)或二进制串行数据传输速率，Serdes的设计模式有一个改变。一般认为在发送器端进行的简单轻度讯号均衡足以应付速率不超过3.2Gbps左右的长距离应用。这种均衡通常称为‘预’均衡或预加重，它将发送器端的串行讯号进行选择性的加重或去加重(即加强或减弱)。通常铜互连器对讯号中低频成分的传输性能优于高频成分，发送器预先对这种讯号衰减进行补偿。不过，在10Gbps速率下，只在发送器端进行均衡不能满足任何20英寸以上长距离传输铜线的需要。因此，需要在接收器中增加互连后的‘后’均衡电路。这种后均衡可用来校正上述类似于低通滤波器特性的互连器衰减。此外，后均衡技术也可校正讯号反射，这种反射在电气讯号遇到阻抗不连续点时便会产生。后均衡有多种设计方式，如线性滤波均衡器、判决反馈均衡器(DFE)、前馈均衡器(FFE)等……
