标签: 组合逻辑电路

组合逻辑电路之基础篇 ?xml:namespace prefix = "o" / 一、组合逻辑电路的特点。 世间万物只要存在必然有其特点，组合逻辑电路也不了例外。组合逻辑电路的特点有两个：一、任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。二、组合逻辑电路中不能包含存储单元。 二、组合逻辑电路的设计方法。     三、常用的组合逻辑电路。 一、编码器。 1、普通编码器。 普通编码器的要求是每次只能输入一个信号，否则将导致发生混乱，不能工作。 以3位二进制普通编码器为例。 输入是I0到I7的8个高电平有效的输入信号，输出是Y0到Y2的三个输出端。 框图如图所示。 内部电路图如图所示： 可列出如图所示真值表： 2、优先编码器。 优先编码器相对于普通编码器的优点是允许同时输入两个以上的编码信号。实际在设计时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权高的一个进行编码。 在优先编码器中比较常见的是74HC148编码器。 其逻辑框图如下： 注：为了强调说明低电平作为有效输入信号，常将反相器图形符号中表示反相的小圆圈画在输入端。 实际电路图如下图： 可以得出其输出端Y2"、Y1"、Y0"的输出逻辑式为： 由逻辑代数式和电路图可以得出其真值表为： 注：上图中最左侧的S应为S"。 其中S"为选通输入端即只有在S"=0的条件下编码器才能正常工作。而在S"=1时，所有的输出端均被封锁在高电平。    Ys"和Yex"用于扩展编码功能。只有当所有的编码输入端都是高电平（即没有编码输入），而且S"=0时，Ys"才是低电平。因此，Ys"的低电平输出信号表示“电路工作，但是无编码输入”。    只要任何一个编码输入端有低电平信号输入，且S"=0，Yex"就为低电平。Yex"的低电平信号可以表示为“电路工作，而且有编码输入”。                              此处是分界线                                          二、译码器。     译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。因此，译码是编码的反操作。     常用的译码器电路有二进制译码器、二---十进制译码器和显示译码器三类。   1、二进制译码器。    二进制译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高低电平信号。      虽说二极管与门阵列构成的译码器比较简单。但是其存在两个严重的缺点。其一是电路的输入电阻较低而输出电阻较高，其二是输出的高低电平信号发生偏移。因此，通常只在一些大规模的集成电路内部采用这种结构，而在一些中规模集成电路译码器中多半采用三极管集成门电路。      74HC138就是用CMOS门电路组成的3线--8线译码器，它的逻辑图和逻辑功能表如下所示。 74HC138有三个附加的控制端S 1、 S 2 "、S 3 " 。 当S 1 =1、S 2 "+S 3 "=0时。G s 输出为高电平（S=1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。这三个控制端也成为“片选”输入端。利用片选的作用可以将多片连接起来以扩展译码器的功能。