标签: SDNet

Xilinx在20nm制高点的领先优势尚在蔓延中，新春之际，Xilinx又宣布重磅消息，为产业界送上了大礼包——16nm UltraScale+系列FPGA、3D IC和MPSoC，再次实现了领先一代的价值优势。 新扩展的UltraScale+ FPGA 系列包括Kintex UltraScale+ FPGA和Virtex UltraScale+ FPGA以及3D IC系列，而Zynq UltraScale+系列则包含业界首款全可编程MPSoC。凭借这些产品组合，Xilinx将直面下一代应用的全新挑战，包括LTE Advanced、早期5G无线、Tb级有线通信、汽车驾驶员辅助系统，以及工业物联网(IoT)应用等。 UltraScale+ 产品组合：不只是工艺升级那么简单 从28nm时代开始，Xilinx就利用独特的技术优势在业界实现了多个遥遥领先的“第一”。20nm时代的All Programmable UltraScale更是首个FPGA公司所实现的ASIC级架构的产品系列，当竞争对手还在努力与该产品系列PK时，Xilinx又捷足先登，在16nm节点推出了UltraScale+ 产品组合系列。 Xilinx选用了台积电的16nm FinFET+技术，单就平面提升而言，UltraScale+ FPGA系统的系统级性能功耗比可提高2倍。预计今年年内，台积电可向客户提供50多款16nmFF+流片。 通过系统级的优化，UltraScale+ 所提供的价值远远超过了传统工艺节点移植所带来的价值，系统级性能功耗比相比28nm器件提升了2至5倍，还实现了领先的系统集成度和智能化，以及最高级别的安全性。 升级后的UltraScale+ 有哪些不同凡响的表现？据了解，UltraScale+ 产品可解决高强度处理任务中最大的瓶颈问题 ——存储器接口问题。UltraRAM可提供优良的系统功耗、灵活性和性能，同时能取代外部存储器。采用UltraRAM，不仅能让典型设计的系统级性能功耗比提升至少25%，而且还能大幅提升存储器密集型设计的性能、显著降低功耗及BOM成本。 【分页导航】 第1页： UltraScale+：不只是工艺升级那么简单 第2页： 新一代16nm产品系列技术细节全揭秘 第3页： Xilinx的生意经：重“价值”而非“价格” 《电子技术设计》网站版权所有，谢绝转载 新一代16nm产品系列技术细节全揭秘 如前所述，新一代产品系列并非只是工艺制程上的升级那么简单，背后还凝聚了xilinx多项核心技术的支持。下面就来揭秘众多技术细节。 存储器增强型可编程器件： 通过对SRAM 集成的支持，UltraRAM解决了影响FPGA和SoC系统性能和功耗的最大瓶颈之一。利用这项新技术能创建用于多种不同应用场景的片上存储器，包括深度数据包和视频缓冲，实现可预见的时延和性能。设计人员通过紧密集成大量嵌入式存储器与相关处理引擎，不仅能实现更高的系统性能功耗比，并可降低材料清单（BOM）成本。UltraRAM提供多种配置，容量最大可扩展至432 Mb。 SmartConnect技术： SmartConnect是一种新的创新型FPGA互联优化技术，这项技术能够根据特定设计的吞吐量、时延和面积要求自动优化互联，同时提供最佳性能功耗比，从而解决系统级IP互联瓶颈。SmartConnect还能智能连接不同接口类型，根据特定应用要求匹配合适的互联方案。仅凭这项技术就能提升系统级性能功耗比并缩减面积20%~30%。 3D- on-3D技术： 这是业界首次在第三代3D IC上集成3D晶体管，集合了3D晶体管和Xilinx第三代3D IC的组合功耗优势。正如FinFET相比平面晶体管实现性能功耗比非线性提升一样，3D IC相比单个器件实现了系统集成度和单位功耗带宽的非线性提升。 异构多处理技术： 全新Zynq UltraScale MPSoC通过部署上述所有FPGA技术，实现了前所未有的异构多处理能力，从而能够实现“为合适任务提供合适引擎”。相比之前的解决方案，这些新器件可将系统级性能功耗比提升约5倍。位于处理子系统中心的是64位四核ARM Cortex-A53处理器，它能实现硬件虚拟化和非对称处理，并全面支持ARM TrustZone。 处理子系统还包括支持确定性操作（deterministic operation）的双核ARM Cortex-R5实时处理器，从而可确保实时响应、高吞吐量和低时延，实现最高级别的安全性和可靠性。单独的安全单元可实现军事级的安全解决方案，诸如安全启动、密钥与库管理和防破坏功能等，这些都是设备间通信以及工业物联网应用的标准需求。 为实现完整的图形加速和视频压缩/解压缩功能，这一新器件集成了ARM Mali-400MP专用图形处理器和H.265视频编解码器单元，同时还支持Displayport、MIPI和HDMI。此外，该器件还添加了专用平台和电源管理单元（PMU），可支持系统监控、系统管理以及每个处理引擎的动态电源门控。 【分页导航】 第1页： UltraScale+：不只是工艺升级那么简单 第2页： 新一代16nm产品系列技术细节全揭秘 第3页： Xilinx的生意经：重“价值”而非“价格” 《电子技术设计》网站版权所有，谢绝转载 Xilinx的生意经：重“价值”而非“价格” 20nm时代，Xilinx将业界最大容量器件翻番达到440万逻辑单元，密度优势领先了整整一代。今年1月，Xilinx首款400万逻辑单元器件出货，内部约包括了190亿个晶体管，一片售价就达到几十万美元。然而，高昂的价格并未“吓退”客户，越来越多的公司坚定不移地选择了Xilinx的创新技术。 Xilinx全球高级副总裁、亚太区执行总裁汤立人表示，Xilinx的产品听起来很贵，但是客户觉得很值。以400万逻辑单元的器件为例，它能提供超过5000万个ASIC等效门，并高出竞争产品4倍的容量。它不仅规避了ASIC研发投入的风险，同时实现了高价值的回报。 此外，Xilinx在产品质量的把控方面相当严格。不论是28nm还是20nm，Xilinx都最先推出并准时量产，同时做到了零勘误，这也给予客户更多的信心能够持续支持Xilinx。 据了解，Xilinx在28nm市场的产品形态已经非常成熟，特别是在国内的4G市场，几乎每一个基站都用到了Xilinx的产品。 那么，Xilinx这种“重视价值”的思路将如何在16nm时代延续？汤立人表示，“我们主要做三件事：首先是性能与功耗的可扩展性，这是非常重要的，性能一定要高，功耗一定要低，这是大前提；其次是系统集成与智能化，集成度非常重要，因为集成度跟性能、功耗有直接的关系，越多的集成能促成更好的性能和功耗；第三，随着IoT的发展，不论是汽车、工业还是其他领域，都越来越强调保密性和安全性，Xilinx的16nm产品也会将安全问题作为重中之重。” “软件定义”是未来主攻方向 随着FPGA越来越复杂，Xilinx发现采用软件定义是扩大市场的必由之路。首个推出的是SDNet——针对软件定义网络方面的软件设计环境，让很多计算机科学的工程师也能够用FPGA；接下来是SDAccel——软件定义的加速设计环境，首次在FPGA上实现了CPU和GPU的设计体验，为数据中心带来了很大的价值。 汤立人表示，以前FPGA都是硬件工程师来进行开发，但是目前全球的硬件工程师都在减少，而软件工程师在数目上则占有相当的优势。为了帮助广大软件工程师能够更快捷地掌握FPGA的研发技巧，Xilinx投入了许多资源，例如推进用高层次综合（HLS）进行FPGA设计，解决了C语言开发FPGA的难题等等。 由于Xilinx的许多用户原来是从事ASIC设计的，如果他们用ASIC的设计经验和工具来进行FPGA的开发，必然有很多事是行不通的。UltraFAST则提供了整个设计流程的方法论和工具，可以指导这些用户一步步进行FPGA设计。此外，Xilinx还于去年开始设立了VIVADO俱乐部，每年在一些主要城市举办活动，现在已经有越来越多地使用VIVADO的会员加入，他们已经越来越能得心应手地进行FPGA的有关研发、设计。“不论工艺发展到何种节点，Xilinx会继续坚持在软件方面的投入，VIVADO和UltraFAST是业经验证的设计工具，也会是Xilinx公司的大方向”，汤立人强调。 【分页导航】 第1页： UltraScale+：不只是工艺升级那么简单 第2页： 新一代16nm产品系列技术细节全揭秘 第3页： Xilinx的生意经：重“价值”而非“价格” 《电子技术设计》网站版权所有，谢绝转载

SDNet ，指的是面向网络的软件定义规范环境（ Software Defined Specification Environment for Networking ），赛灵思于今年在拉斯维加斯举行的 Interop 2014 网络通讯展会上宣布推出其业界首款“软”定义网络（ Softly Defined Networks ）解决方案。 与采用固定数据层硬件并通过狭窄南向 API 连接到控制层的传统 SDN 架构不同， SDNet 基于可编程的数据层，支持内容智能和丰富的南向 API 控制层连接，可与控制层进行智能协作，这一独特定位使其能够支持 SDN 和任何软件定义网络架构。赛灵思公司负责通信 IP 和服务的全球高级副总裁 Nick Possley 认为，这种交叉技术的影响力将远远超过当今的 SDN 架构，能够支持新一代更智能的网络和数据中心实现更多的可能。     左：赛灵思公司负责通信 IP 和服务的全球高级副总裁 Nick Possley 右：中国 SDN 专委会执行副主任、清华大学毕军教授   传统网络架构的局限性 极速增长的开发成本、更长的开发周期，以及本身缺少灵活性，这些因素都会阻碍设备提供商向下一代 ASIC 的迁移。即使成功的 ASIC 项目积累了更多适用于未来的资源，但同时也大幅增加了成本、尺寸、功耗以及开销。总的来说，很少有系统厂商尝试过将内部数据层 ASIC 扩展到 50Gb/s~00Gb/s 数据速率以上。同时，新应用和数据速率的不同要求会以相同方式影响 ASSP 厂商，从而造成商用芯片交付上的缺口。简言之，固定芯片解决方案业务正在快速蒸发。 就在 ASIC 和 ASSP 厂商纠缠于网络领域的种种难题之时， IT 行业也在开疆拓土。 IT 架构师需要急切关注的趋势是，硬件正朝着由软件控制的动态虚拟服务方向发展，同时线卡（包含固定功能 ASIC 和更灵活的商用 NPU ）的价值也受到了质疑。但是，对于只采用简单的交换硬件并将更高级功能留给软件处理的解决方案来说，除非在非常有限的环境中，否则这类解决方案无法满足所需的性能需求。 All Programmable FPGA 和 SoC 可满足市场对于高灵活性硬件（通过软件进行编程）的需求，但它们在这方面的潜力也不能被过分夸大。事实上，线卡的几乎每个功能（从入口到出口）都可利用可编程技术通过现有的 All Programmable 器件来实现，同时支持新一代网络平台所必需的线速率和包处理速率。   什么是“软”定义网络？ 所谓“软（ Softly ）”，赛灵思指的是什么？赛灵思将下一代可编程网络平台称为“软”定义网络（ Softly Defined Networks ， SDNet ）设备，它凸显了软硬件的全面可编程（ All Programmable ）特性，以及支持软件定义网络（ Software Defined Networking ， SDN ）并超越 SDN 功能的能力。 SDNet 不仅支持 SDN 的对象，而且还支持带内容智能的软定义数据层硬件，从而实现“改变游戏规则”的突破性功能。   SDN 由于可以通过软件来定义网络拓扑、资源分配、处理机制等，是目前计算机领域的热门话题。它的优势在于不仅可以支持独立的线速度服务，还可以避免各种底层协议带来的复杂性，从而能够根据需求提供灵活的服务，对客户的服务进行重新配置，将服务以最短的时间提供给最终客户。在履行服务义务的时候，还能够在整个服务过程中进行实时的、“无中断”操作升级，这个功能对运营商和最终客户来说非常具有吸引力。   但是， SDN 固有的缺陷也不可忽视，例如硬件平台固定无法编程，难以形成差异化；现场设备通常会遇到非常复杂的软硬件升级，甚至是整个配套网络的重新规划等。而这些，恰恰就是驱动赛灵思吸纳“软”定义网络的原因。   SDNet 有何优势？ 赛灵思方面称， SDNet 的最大特点之一是指定内容但不规定方式。也就是说， SDNet 将不会关心怎样 (How) 实现一个网络规划，而是更在意如何通过软件的方式实现系统级人员的需要 (What) ，比如包的解析、编辑、调节、查找等。另一方面，赛灵思的 SDNet 支持系统架构者通过新型的高级网络抽象语言 ( 高级包处理规范 ) 自动生成数据平面功能，而无需了解底层设备架构或掌握复杂的硬件编程语言，非常适合不具备 FPGA 专业知识的计算机专业科研人员 在 SDNet 的具体使用过程中，系统架构师和技术工程师实现了清晰的任务划分。前者负责 定义 SDNet 规格，并使用 SDNet 编译器生成具体要求；后者则根据要求实现优化，包括具体的器件型号、与 IT 系统进行集成等。 从整个更新维护的角度来看， SDNet 服务可以通过 OpenSwitch 、 OpenFlow 来支持新的更新；从固件升级来看，不需要重新设计硬件和线卡，不需要上门服务就可以快速升级，因此可以降低资本支出和运营支出。因此在 SDNet 软的定义环境里面，从核心到边远应用，整个网络中的各种设备都可以通过 SDNet 环境实现迅速地覆盖。   联手中国学术界加速中国未来网络发展 Nick Possley 表示，中国的学术研究机构正在针对电信及制造业的 SDN 研究领域阔步前进，赛灵思将与其携手推进这一创新事业。 目前，中国 SDN 专委会执行副主任、清华大学毕军教授和成功实现 Zynq All Programmable SoC 定制化 SDN 研发平台原型设计的西安交通大学胡成臣副教授，已经被赛灵思选为全球首批四个早期使用 SDNet 的先进学术研究团队 (SDNet advance academic research group) 之一。 毕军教授表示， SDNet 软件规范环境的发布，提供了高级编程接口，更加符合软件定义网理念。这为业界开发 SDN 在数据平面能否更灵活定义、开发环境能否更高级化和运行中能否进行功能定制等三大方面搬掉了‘三座大山’。最令他兴奋的是在开发环境方面的突破。赛灵思的 SDNet 支持系统架构者通过新型的高级网络抽象语言（高级包处理规范）来自动生成数据平面功能，而无需了解底层设备架构或掌握复杂的硬件编程语言，计算机学科出身的科研人员无需学习 FPGA 专业知识，就可以借助这种全面可编程的 SDNet 软件规范环境实现针对未来网络的种种构想。可以说， SDNet 是对计算机学科人士进行 SDN 和未来网络研究、开发、试验的一次解放，将大大加速对更加智能的未来网络架构的研究开发工作。