tag 标签: 动态时序仿真

相关博文
  • 热度 21
    2017-7-18 13:28
    1558 次阅读|
    0 个评论
    问 :谈谈对静态时序分析和动态时序仿真以及LEC的理解,及其各自的特点,最后阐述在其flow中所处的位置? 答 : 静态时序分析 也就是我们常说的STA,是根据电路的拓扑结构对所有的path进行setup 和hold 是否有violation进行分析。覆盖范围广,但是不对功能进行仿真。STA特点:快,能够对全path进行分析。 动态时序仿真 就是我们常说的postsim,它是通过pr拿到netlist和提取RC参数反标文件以及特定的激励对电路的时序和功能进行仿真。它的特点就是慢,而且还不一定能保证覆盖到critical path。 LEC (logic equipment check)是指逻辑等效检查,查看网表修改前后逻辑功能是否等价,别插入个scan chain 功能都变掉了还不知道。这个就是LEC的作用。 STA最关注的Timing signoff,查看是否有setup或hold的Violation问题。 postsim因为时间比较久,通常会优先对异步的设计或是对芯片初始化进行动态时序仿真确保无误,时间允许的话还会做大量case的后仿真。 LEC在很多地方都有应用,比如在RTL代码和综合的网表要做LEC,PR之后的网表和综合的网表也要做LEC。