tag 标签: 地弹

相关帖子
相关博文
  • 热度 5
    2017-12-23 14:28
    6792 次阅读|
    2 个评论
    什么是地弹 相对与信号完整性的其他问题,对于地弹,大家或许相对陌生一些。 所谓“地弹”,是指芯片内部“地”电平相对于电路板“地”电平的变化现象。以电路板“地”为参考,就像是芯片内部的“地”电平不断的跳动,因此形象的称之为地弹( ground bounce )。当器件输出端有一个状态跳变到另一个状态时,地弹现象会导致器件逻辑输入端产生毛刺。这是从百度百科中抄下来的一段话,说得比较清楚。 低频时,地噪声主要是因为构成地线的导体有 “ 电阻 ” ,电路系统的电流都要流经地线而产生的电势差波动。 高频时,地噪声主要是因为构成地线的导体有 “ 电感 ” ,电路系统的电流快速变化地经过这个 “ 电感 ” 时, “ 电感 ” 两端激发出更强的电压扰动,形象的称为 “ 地弹 ” 。地弹,一般对 IC 而言。因为芯片内部的 “ 电路地 ” 和芯片的 “ 地引脚 ” 实际上是用一根很细很细的金线连接起来的,所以这个金线电感较大,所以可能会导致芯片内部电路的地和现实 PCB 的地有强烈的 “ 电压差波动 ”—— 很强的地弹现象!这个地弹不像 PCB 板那样,可以通过增加去耦电容减弱。 那么“地弹”是如何产生的呢 对于任何形式封装的芯片,其引脚必会存在电感电容等寄生参数,而地弹正是由于引脚上的电感引起的。 现在,集成电路的规模越来越大,开关速度不断提高,地弹噪声如果控制不好就会影响电路的功能,因此有必要深入理解地弹的概念并研究它的规律。 我们可以用下图来直观的解释一下。图中开关 Q 的不同位置代表了输出的“ 0 ” “ 1 ” 两种状态。假定由于电路状态装换,开关 Q 接通 RL 低电平,负载电容对地放电,随着负载电容电压下降,它积累的电荷流向地,在接地回路上形成一个大的电流浪涌。随着放电电流建立然后衰减,这一电流变化作用于接地引脚的电感 LG ,这样在芯片外的电路板“地”与芯片内的地之间,会形成一定的电压差,如图中 VG 。这种由于输出转换引起的芯片内部参考地电位漂移就是地弹。 芯片 A 的输出变化,产生地弹。这对芯片 A 的输入逻辑是有影响的。接收逻辑把输入电压和芯片内部的地电压差分比较确定输入,因此从接收逻辑来看就象输入信号本身叠加了一个与地弹噪声相同的噪声。 现在,集成电路的规模越来越大,开关速度不断提高,地弹噪声如果控制不好就会影响电路的功能,因此有必要深入理解地弹的概念并研究它的规律。 然后可以做一些定性的分析,基本模型图如下图 有上面的波形图以及公式可以看出,地弹主要是引脚的电感效应产生的。可以参照实际的地弹测试结果来对比,由下图可以看出,大概发生在边沿的跳变点附近,和理论结果相当。有兴趣可以用软件仿真,看得更为清楚,网上这样的例程很多。 ​ ​
相关资源
  • 所需E币: 4
    时间: 2020-1-15 13:44
    大小: 236KB
    上传者: 238112554_qq
    地弹现象地弹现象地弹的形成:芯片内部的地和芯片外的PCB地平面之间不可避免的会有一个小电感。这个小电感正是地弹产生的根源,同时,地弹又是与芯片的负载情况密切相关的。下面结合图介绍一下地弹现象的形成。[pic]简单的构造如上图的一个小“场景”,芯片A为输出芯片,芯片B为接收芯片,输出端和输入端很近。输出芯片内部的CMOS等输入单元简单的等效为一个单刀双掷开关,RH和RL分别为高电平输出阻抗和低电平输出阻抗,均设为20欧。GNDA为芯片A内部的地。GNDPCB为芯片外PCB地平面。由于芯片内部的地要通过芯片内的引线和管脚才能接到GNDPCB,所以就会引入一个小电感LG,假设这个值为1nH。CR为接收端管脚电容,这个值取6pF。这个信号的频率取200MHz。虽然这个LG和CR都是很小的值,不过,通过后面的计算我们可以看到它们对信号的影响。先假设A芯片只有一个输出脚,现在Q输出高电平,接收端的CR上积累电荷。当Q输出变为低电平的时候。CR、RL、LG形成一个放电回路。自谐振周期约为490ps,频率为2GHz,Q值约为0.0065。使用EWB建一个仿真电路。(很老的一个软件,很多人已经不懈于使用了。不过我个人比较依赖它,关键是建模,模型参数建立正确的话仿真结果还是很可靠的,这个小软件帮我发现和解决过很多实际模拟电路中遇到的问题。这个软件比较小,有比较长的历史,也比较成熟,很容易上手。建议电子初入门的同学还是熟悉一下。)因为只关注下降沿,所以简单的构建下面一个电路。起初输出高电平,10纳秒后输出低电平。为方便起见,高电平输出设为3.3V,低电平是0V。(实际200M以上芯片IO电压会比较低,多采用1.5-2.5V。)[pic]电感两端波形如下所示。电压为2V/格,可以看……