标签: Allegro培训

PCB设计蓝牙音箱实操过程详细讲解，以蓝牙音箱为案例将 PCB 设计基础知识融进实际案例中，通过操作过程讲解如何导入结构要素图，简单明了，高效学习 本期学习重点： 1. 导入结构图的内容 2. 导入结构要素图的操作方法 3. 原点坐标的更改 本期学习难点： 1. 导入结构图的层面 一、结构要素图文件中的标注内容 结构要素图上需准确标注以下内容： （1） PCB厚度范围； （2） PCB板外形尺寸（包含结构所需要的倒角、凹凸槽、内部开窗等）； （3） 连接性器件的定位（包含LED、网口 / 串口、光口、同轴连接器、电源开关、电源插座、复位开关、背板连接器、导套 / 导销等和其它研发认为需要标注的器件）； （4） PCB安装孔的位置、孔径要求、器件的限高及禁布要求（禁止布放器件或禁止布线的区域有明显标志并有相应的文字说明）； （5） 拉手条安装所涉及的孔位置、孔径要求及其禁布区的要求（禁止布放器件或禁止布线的区域有明显标志并有相应的文字说明）； （6） 拉手条装配后接触PCB板面的禁布区要求； （7） 插板式PCB需要标出上下插槽的高度范围等 备注：此处的结构图是用auto CAD 打开，可打开也可直接导入到 pcb 里面去查看 二、 结构要素图的导入步骤 File→ Import → Dxf 出现如下图所示对话框：正确选择相关参数信息 1、导入 DXF 文件的位置。 2、 DXF 文件的单位，一般选择 MM 3、勾选 Use default text table 选项 4、勾选 Incremental addition 选项 5、 Layer conversion file ，默认、不做修改 6、点击 Edt/View layers... 并进行编辑。 结构要素图导入到pcb里面重点关注单位设置、 subclass 层面的定义。 如 上 图 ，在第三步中new subclass 处新建一个层面： dxf-xxxx （日期），依次完成步骤，导入即可 三、 更改原点坐标 点击Setup菜单，第一项命令 Design Parameter ，如下截图 Design ，在 Move origin 设置项中填写结构要素图原点的坐标（ X ， Y ）。 原点显示开关： Setup— desgin parameter — design 中，构选 display origin-ok 以上便是PCB设计结构要素图内容及导入步骤，下期预告：转换板框方法及手动添加板框方法，请同学们持续关注【快点儿 PCB 学院】。另迈威 PCB 设计培训生长期招募 ~ 公众号回复PCB设计培训可了解详情。

PCB设计 建立分装的步骤 : 确定封装类型 -焊盘设计 - 放置焊盘 - 添加安装外框 - 添加丝印 - 添加器件摆放区域 - 添加文字信息 上期我们讲解了 PCB设计建封装的前三个步骤： 确定封装类型 -焊盘设 计-放置焊盘 本期我们继续以蓝牙音箱为案例详细讲解PCB设计建封装的剩余步骤以及封装检查与验证 添加装配层及丝印外框 1.assembly层 为装配层，用来表示器件实体大小 , 出安装图或贴片机焊接时用到。 2.silkscreen层：零件的外形平面图 , 丝印层是指代表器件外廓的图形符号， PCB 设计时，出光绘数据时常使用此层数据。 添加器件摆放区域，器件摆放区域即元器件安装在PCB板上时的垂直投影区域 1.根据器件的外形在 Place_Bound_Top 层添加不同形状的 Shape 。 2.执行菜单 Setup → Areas → Package Height 出现下面对话框，添加器件最大高度 添加文字信息 1. REFDES: ref des/silkcreen_top ，印制在 pcb 上 ( 反映元件序号 ) 2. REFDES: ref des/assembly_top ，装配层 ( 反映元件序号 ) 3. VAL:component value/silkscreen_top 元件值（元件的值） 4. DEV:device type/silkscreen_top 元件类型 ( 反映元件类型 ) 检查与验证封装 调网表、导入封装：检查PCB封装和原理图封装是否匹配 以第3方网表为例： 1.打开 Aleegro PCB Design 工具，点击 Add line 工具图标，画板框（ Outline ），点击 File → Import → Logic … 2. 出现导入网络表对话框，如图，点击 Other → Import 3. 放置器件： Place → Quickplace... ，出现对话框，点击 Place 以上即为本期讲解内 容，我们将持续更新PCB设计知识，7月23-28日 中国教育技术协会关于举办Cadence电子设计高级研修班开班了，关注【快点儿PCB学院】订阅号了解更多。

　　 1 . 导线（信道）： conduction (track) 　　 2 . 导线（体）宽度： conductor width 　　 3 . 导线距离： conductor spacing 　　 4 . 导线层： conductor layer 　　 5 . 导线宽度 / 间距： conductor line/space 　　 6 . 第一导线层： conductor layer No.1 　　 7 . 圆形盘： round pad 　　 8 . 方形盘： square pad 　　 9 . 菱形盘： diamond pad 　　 10 . 长方形焊盘： oblong pad 　　 11 . 子弹形盘： bullet pad 　　 12 . 泪滴盘： teardrop pad 　　 13 . 雪人盘： snowman pad 　　 14 . V 形盘： V-shaped pad 　　 15 . 环形盘： annular pad 　　 16 . 非圆形盘： non-circular pad 　　 17 . 隔离盘： isolation pad 　　 18 . 非功能连接盘： monfunctional pad 　　 19 . 偏置连接盘： offset land 　　 20 . 腹（背）裸盘： back-bard land 　　 21 . 盘址： anchoring spaur 　　 22 . 连接盘图形： land pattern 　　 23 . 连接盘网格阵列： land grid array 　　 24 . 孔环： annular ring 　　 25 . 组件孔： component hole 　　 26 . 安装孔： mounting hole 　　 27 . 支撑孔： supported hole 　　 28 . 非支撑孔： unsupported hole 　　 29 . 导通孔： via 　　 30 . 镀通孔： plated through hole (PTH) 　　 31 . 余隙孔： access hole 　　 32 . 盲孔： blind via (hole) 　　 33 . 埋孔： buried via hole 　　 34 . 埋 / 盲孔： buried /blind via 　　 35 . 任意层内部导通孔： any layer inner via hole (ALIVH) 　　 36 . 全部钻孔： all drilled hole 　　 37 . 定位孔： toaling hole 　　 38 . 无连接盘孔： landless hole 　　 39 . 中间孔： interstitial hole 　　 40 . 无连接盘导通孔： landless via hole 　　 41 . 引导孔： pilot hole 　　 42 . 端接全隙孔： terminal clearomee hole 　　 43 . 准表面间镀覆孔： quasi-interfacing plated-through hole 　　 44 . 准尺寸孔： dimensioned hole 　　 45 . 在连接盘中导通孔： via-in-pad 　　 46 . 孔位： hole location 　　 47 . 孔密度： hole density 　　 48 . 孔图： hole pattern 　　 49 . 钻孔图： drill drawing 　　 50 . 装配图： assembly drawing 　　 51 . 印制板组装图： printed board assembly drawing 52 . 参考基准： datum referan

1、PCB中各层的含义是什么？ Mechanical 机械层：定义整个PCB板的外观，即整个PCB板的外形结构。 Keepoutlayer 禁止布线层：定义在布电气特性的铜一侧的边界。也就是说先定义了禁止布线层后，在以后的布过程中，所布的具有电气特性的线不可以超出禁止布线层的边界。 Topoverlay 顶层丝印层 Bottomoverlay 底层丝印层：定义顶层和底的丝印字符，就是一般在PCB板上看到的元件编号和一些字符。 Toppaste 顶层焊盘层 Bottompaste 底层焊盘层：指我们可以看到的露在外面的铜铂。 Topsolder 顶层阻焊层 Bottomsolder 底层阻焊层：与toppaste和bottompaste两层相反，是要盖绿油的层。 Drillguide 过孔引导层： Drilldrawing 过孔钻孔层： Multiplayer 多层：指PCB板的所有层。 2、如何用powerPCB设定4层板的层？ 可以将层定义设为 1:no plane+ component(top route) 2:cam plane或split/mixed (GND) 3:cam plane或split/mixed (power) 4:no plane+component(如果单面放元件可以定义为no plane+route) 注意 : cam plane生成电源和地层是负片,并且不能在该层走线,而split/mixed生成的是正片,而且该层可以作为电源或地,也可以在该层走线(部推荐在电源层和地层走线,因为这样会破坏该层的完整性, 可能造成EMI的问题) 。将电源网络(如3.3V,5V等)在2层的assign中由左边列表添加到右边列表,这样就完成了层定义 3、“进行信号完整性分析，制定相应的布线规则，并根据这些规则来进行布线”，此句如何理解？ 前仿真分析，可以得到一系列实现信号完整性的布局、布线策略。通常这些策略会转化成一些物理规则，约束 PCB的布局和布线。通常的规则有拓扑规则，长度规则，阻抗规则，并行间距和并行长度规则等等。PCB工具可以在这些约束下，完成布线。当然，完成的效果如何，还需要经过后仿真验证才知道。 4、假设一片4层板,中间两层是VCC和GND，走线从top到bottom，从BOTTOM SIDE流到TOP SIDE的回流路径是经这个信号的VIA还是POWER？ 过孔上信号的回流路径现在还没有一个明确的说法，一般认为回流信号会从周围最近的接地或接电源的过孔处回流。一般 EDA工具在仿真时都把过孔当作一个固定集总参数的RLC网络处理，事实上是取一个最坏情况的估计。 5、用PROTEL绘制原理图，制板时产生的网络表始终有错，无法自动产生PCB板，原因是什么？ 可以根据原理图对生成的网络表进行手工编辑 , 检查通过后即可自动布线。用制板软件自动布局和布线的板面都不十分理想。网络表错误可能是没有指定原理图中元件封装；也可能是布电路板的库中没有包含指定原理图中全部元件封装。如果是单面板就不要用自动布线，双面板就可以用自动布线。也可以对电源和重要的信号线手动，其他的自动。 6、怎样选择PCB的软件？ 选择 PCB的软件，根据自己的需求。市面提供的高级软件很多，关键看看是否适合您设计能力，设计规模和设计约束的要求。刀快了好上手，太快会伤手。找个EDA厂商，请过去做个产品介绍，大家坐下来聊聊，不管买不买，都会有收获。 7、在PROTEL中如何画绑定IC？ 具体讲，在 PCB中使用机械层画邦定图，IC衬底衬根据IC SPEC.决定接vccgndfloat，用机械层print bonding drawing即可。 8、关于碎铜、浮铜的概念该怎么理解呢？ 从 PCB加工角度，一般将面积小于某个单位面积的铜箔叫碎铜，这些太小面积的铜箔会在加工时，由于蚀刻误差导致问题。从电气角度来讲，将没有合任何直流网络连结的铜箔叫浮铜，浮铜会由于周围信号影响，产生天线效应。浮铜可能会是碎铜，也可能是大面积的铜箔。 9、近端串扰和远端串扰与信号的频率和信号的上升时间是否有关系？是否会随着它们变化而变化？如果有关系，能否有公式说明它们之间的关系？ 应该说侵害网络对受害网络造成的串扰与信号变化沿有关，变化越快，引起的串扰越大，（ V=L*di/dt）。串扰对受害网络上数字信号的判决影响则与信号频率有关，频率越快，影响越大。 1 0、PCB与PCB的连接，通常靠接插镀金或银的“手指”实现，如果“手指”与插座间接触不良怎么办？ 如果是清洁问题，可用专用的电器触点清洁剂清洗，或用写字用的橡皮擦清洁 PCB。还要考虑1、金手指是否太薄，焊盘是否和插座不吻合；2、插座是否进了松香水或杂质；3、插座的质量是否可靠。

1、对于一组总线（地址，数据，命令）驱动多个（多达4，5个）设备（FLASH,SDRAM,其他外设...）的情况，在PCB布线时，采用那种方式？ 布线拓扑对信号完整性的影响，主要反映在各个节点上信号到达时刻不一致，反射信号同样到达某节点的时刻不一致，所以造成信号质量恶化。一般来讲，星型拓扑结构，可以通过控制同样长的几个 stub，使信号传输和反射时延一致，达到比较好的信号质量。 在使用拓扑之间，要考虑到信号拓扑节点情况、实际工作原理和布线难度。不同的 buffer，对于信号的反射影响也不一致，所以星型拓扑并不能很好解决上述数据地址总线连接到flash和sdram的时延，进而无法确保信号的质量；另一方面，高速的信号一般在dsp和sdram之间通信，flash加载时的速率并不高，所以在高速仿真时只要确保实际高速信号有效工作的节点处的波形，而无需关注flash处波形；星型拓扑比较菊花链等拓扑来讲，布线难度较大，尤其大量数据地址信号都采用星型拓扑时。 附图是使用 Hyperlynx仿真数据信号在DDR——DSP——FLASH拓扑连接，和DDR——FLASH——DSP连接时在150MHz时的仿真波形。 可以看到，第二种情形， DSP处信号质量更好，而FLASH处波形较差，而实际工作信号时DSP和DDR处的波形。 2、在EMC测试中发现时钟信号的谐波超标十分严重，只是在电源引脚上连接去耦电容。在PCB设计中需要注意哪些方面以抑止电磁辐射呢？ EMC的三要素为辐射源，传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。电源去耦是解决传导方式传播，此外，必要的匹配和屏蔽也是需要的。 3、导带，即微带线的地平面的铺铜面积有规定吗？ 对于微波电路设计，地平面的面积对传输线的参数有影响。具体算法比较复杂（请参阅安杰伦的 EESOFT有关资料）。而一般PCB数字电路的传输线仿真计算而言，地平面面积对传输线参数没有影响，或者说忽略影响。 4、在PCB设计中，通常将地线又分为保护地和信号地；电源地又分为数字地和模拟地，为什么要对地线进行划分？ 划分地的目的主要是出于 EMC的考虑，担心数字部分电源和地上的噪声会对其他信号，特别是模拟信号通过传导途径有干扰。至于信号的和保护地的划分，是因为EMC中ESD静放电的考虑，类似于我们生活中避雷针接地的作用。无论怎样分，最终的大地只有一个。只是噪声泻放途径不同而已。 5、频率30M以上的PCB，布线时使用自动布线还是手动布线；布线的软件功能都一样吗？ 是否高速信号是依据信号上升沿而不是绝对频率或速度。自动或手动布线要看软件布线功能的支持，有些布线手工可能会优于自动布线，但有些布线，例如查分布线，总线时延补偿布线，自动布线的效果和效率会远高于手工布线。一般 PCB基材主要由树脂和玻璃丝布混合构成，由于比例不同，介电常数和厚度都不同。一般树脂含量高的，介电常数越小，可以更薄。具体参数，可以向PCB生产厂家咨询。另外，随着新工艺出现，还有一些特殊材质的PCB板提供给诸如超厚背板或低损耗射频板需要。 6、、PCB单层板手工布线时，跳线要如何表示？ 跳线是 PCB设计中特别的器件，只有两个焊盘，距离可以定长的，也可以是可变长度的。手工布线时可根据需要添加。板上会有直连线表示，料单中也会出现。 7、采用4层板设计的产品中，为什么有些是双面铺地的，有些不是？ 铺地的作用有几个方面的考虑： 1，屏蔽；2，散热；3，加固；4，PCB工艺加工需要。所以不管几层板铺地，首先要看它的主要原因。 这里我们主要讨论高速问题，所以主要说屏蔽作用。表面铺地对 EMC有好处，但是铺铜要尽量完整，避免出现孤岛。一般如果表层器件布线较多， 很难保证铜箔完整，还会带来内层信号跨分割问题。所以建议表层器件或走线多的板子，不铺铜。 8、布不同频率的时钟线时有什么相应的对策？ 对时钟线的布线，最好是进行信号完整性分析，制定相应的布线规则，并根据这些规则来进行布线。 9、PCB单层板手工布线时，是放在顶层还是底层？ 如果是顶层放器件，底层布线。 1 0在布时钟时，有必要两边加地线屏蔽吗？ 是否加屏蔽地线要根据板上的串扰 /EMI情况来决定，而且如对屏蔽地线的处理不好，有可能反而会使情况更糟。 以上即是 PCB设计 中十个精华回答，希望在 PCB 设计中有帮助 ，下期预告： “ PCB设计 深度解答，老板要给你涨工资啦！ ”