tag 标签: RISC-V

相关帖子
相关博文
  • 2023-10-19 20:11
    435 次阅读|
    0 个评论
    Codasip发布适用于定制计算的700系列RISC-V处理器产品
    RISC-V 定制计算领域的领导者 Codasip® 今日宣布:推出一款全新的、高度可配置的 RISC-V 基准性处理器系列,以实现无限创新。该系列被命名为“ 700 系列”,包括多款应用处理器和嵌入式处理器内核。 700 系列通过引入一个不同的、可满足更高性能需求的出发点,来进一步完善了 Codasip 已广受欢迎的嵌入式处理器内核。 Codasip 的客户可以使用 Codasip Studio ™设计工具来针对其目标应用场景优化每一种基准性内核。该系列的首款内核是 A730 ,这是一款 64 位的 RISC-V 应用处理器内核,目前已提供给早期测试客户。 Codasip 产品经理F ilip Benna 评论道: “ 我们认识到,我们的客户需要以一种直截了当的方式使其产品实现差异化。通过为嵌入式处理器和应用处理器提供不同的起点,我们可以在流畅的设计流程中更容易地达到合适的优化水平。借助 700 系列和 Codasip 的定制计算( Custom Compute ),设计人员可以通过在芯片或应用层面进行优化来获得独特收益,同时控制成本,从而突破技术的极限。 ” 定制计算可以通过架构优化、应用特性分解、硬件 / 软件协同优化 , 以及面向特定领域的加速来实现。 Codasip 基于专为易于优化而设计的模块化 RISC-V ISA 、处理器设计自动化工具集 Codasip Studio 和一系列基准性嵌入式处理器和应用处理器内核等强大的设计基础,来赋能定制计算的构建。 700 系列通过提供高性能、 多功能 内核,将定制计算的世界引入到一系列多样化的全新应用中。除了通过定制来提供高度灵活性外,这些处理器还提供现成的标准配置,以立即开始处理器设计。 Codasip Studio 通过高级分析为每个应用场景提供不同级别的处理器优化。这种经过验证的、高度自动化的方法提供了出色的结果,并缩短了上市时间。从一个系列化的设计出发, Codasip 提供了无限的可能性来满足一系列多样化的用例。有关 700 系列的更多信息,请访问: 详细 了解700 系列(Learn more about the 700 family ) 。 Codasip 将在近期参加的两个重要行业活动中介绍 700 系列,包括 RISC-V 峰会( RISC-V Summit )和中国集成电路设计业 2023 年会暨广州集成电路产业创新发展高峰论坛( ICCAD 2023 ): 2023 年 11 月 7 日至 8 日, Codasip 将参加在加州圣克拉拉举行的 RISC-V 峰会,公司将展示其解决方案、发表主题演讲,并参与多个技术话题讨论。了解更多信息或与 Codasip 预定会议,请访问: https://codasip.com/events/riscv-summit-2023-us/ 。 2023 年 11 月 10 日至 11 日, Codasip 将参加在广州举办的 ICCAD 2023 ,公司的展位号为 H02 ,观众可以利用该次活动更深入地了解 Codasip 新推出的 700 系列高性能处理器 IP 和其他 IP 产品,以及 Codasip Studio 设计工具。了解更多信息或与 Codasip 预定会议,请访问: https://codasip.com/events/iccad-china-2023/ 。 关于 Codasip Codasip 作为领先的处理器解决方案供应商,支持系统级芯片( SoC )开发人员设计出差异化的产品,从而获得竞争优势。通过使用 Codasip 专为定制计算提供的解决方案: Codasip Studio 设计自动化工具和完全开放的架构授权模式,以及一系列可轻松定制的处理器 IP ,客户可以一种独特的方式充分解锁开放 RISC-V ISA 的无限潜力。 Codasip 总部位于欧洲,同时服务于全球市场, Codasip 的技术目前已实现在数十亿颗芯片中布局。更多信息,请访问: www.codasip.com 。
  • 2023-10-11 15:12
    0 个评论
    RISC-V凭借其完全开源免费且可自由修改的特性而备受国内厂商的追捧,在此背景下,飞凌嵌入式联合RISC-V国产处理器厂商赛昉科技(StarFive)基于昉·惊鸿7110处理器共同推出FET7110-C核心板。 现在,飞凌嵌入式FET7110-C核心板(商业级)及OK7110-C开发板(商业级)正式发售! 到淘宝或天猫APP搜索【Forlinx旗舰店】,即可立即选购。 FET7110-C核心板基于赛昉科技昉·惊鸿7110处理器设计开发,采用开源RISC-V架构,主频1.5GHz,集成4个RISC-V核,跑分达5.09 CoreMark/MHz,性能优于 Cortex-A55。 作为一款已量产的高性能RISC-V处理器,其具备高性能、多功能、低功耗的特点,同时提供强大的GPU处理能力,支持多路视频编解码,并支持2路PCIe2.0、2路千兆Ethernet、2路CAN2.0等常用功能接口,支持Linux5.15操作系统。适用于工业控制、人机交互、机器视觉、边缘计算等应用开发。 GPU加持,算力更充沛 JH7110的GPU采用了IMG BXE-4-32 MC1,能够提供强大的处理能力,工作主频高达600MHz,同时支持OpenCL 3.0、OpenGL ES 3.2、Vulkan 1.2等主流API,为计算机视觉、深度学习、图形渲染等应用提供充足的算力支持。 动态调频,更低功耗 功耗方面,JH7110被划分为8个可独立开关的电源域,CPU频率可通过软件调节,客户可依据不同应用场景动态调频,实现灵活的功耗控制。 双摄双屏,更多彩 JH7110提供 MIPI-CSI 与 DVP 两种摄像头接入方式,支持 ISP ,最高支持 4K@60fps 视频解码与 1080p@30fps 视频编码,支持 HDMI(4K@30fps) 与 RGB(1080p@30fps) 、以及 MIPI-DSI(2K@30fps) 显示输出接口,可实现双屏异显。 接口资源,更丰富 应用场景,更广泛 产品参数
  • 热度 3
    2023-8-24 14:37
    324 次阅读|
    0 个评论
    8月23日下午,在第三届RISC-V中国峰会现场,由赛昉科技主办的「RISC-V芯片应用交流会」吸引了诸多行业伙伴和专家到场参与。此次会议旨在分享赛昉科技高性能RISC-V芯片的软件生态、应用产品、解决方案等全面进展,共同探讨RISC-V芯片的未来发展和挑战,破局RISC-V落地难点。 飞凌嵌入式作为赛昉科技的重要生态伙伴受邀参会。 飞凌嵌入式技术副总经理杨总在会上发表了《RISC-V在工业领域蓄势待发》的主题演讲,从产品性能和行业应用的角度全面介绍了飞凌嵌入式基于赛昉科技昉·惊鸿7110处理器设计的FET7110-C核心板,并对RISC-V在工业领域的实际应用进行了深度的案例分析。 杨总强调,17年来飞凌嵌入式致力于为客户提供创新、稳定、智能的嵌入式解决方案,帮助客户提高研发和生产效率,优化用户体验。通过与赛昉科技的紧密合作,飞凌嵌入式进一步拓宽了RISC-V在工业领域的应用范围,为储能、智能煤矿、运动控制等诸多工业应用的主控选型提供了更多选择性,让RISC-V落地泛工业场景。 与会专家及众多生态合作伙伴都对飞凌嵌入式与赛昉科技在RISC-V领域的创新合作成果表示了赞赏,并表达了与飞凌嵌入式合作推动RISC-V在工业领域应用的意愿,飞凌嵌入式也将不负众望,继续关注市场前沿动态以满足不断变化的市场需求,助力全球RISC-V应用和发展。、 此次“RISC-V芯片应用交流会”为赛昉科技与飞凌嵌入式的合作提供了展示和交流的平台,双方的紧密合作将为RISC-V在工业领域的应用和发展注入新的活力,期待双方未来在开源硬件生态建设中取得更多突破性成果。 关于FET7110-C核心板 FET7110-C核心板具备高性能、多功能、低功耗的特点,同时提供强大的GPU处理能力,支持多路视频编解码,并支持2路PCIe2.0、2路千兆Ethernet、2路CAN2.0等常用功能接口,支持Linux5.15操作系统。适用于工业控制、人机交互、机器视觉、边缘计算等应用开发。
  • 2023-8-24 14:35
    0 个评论
    8月23日,Elexcon2023深圳国际电子展正式开幕,近600家全球优质品牌厂商齐聚深圳会展中心(福田),并有上万名观众来到现场参观、交流。 飞凌嵌入式携多款多类型的智能主控产品及热门行业解决方案亮相盛会,展位号1Z55。 本次展会,飞凌嵌入式聚焦人工智能、工业物联网、智慧医疗、智慧交通、智慧电力等领域,带来了多款核心板、开发板、嵌入式控制单元及动态方案Demo,吸引了众多客商驻足观看。现场工作人员也为大家详细讲解各个产品的功能特性以及它们在不同领域和场景中的应用方案。 飞凌嵌入式展位现场 飞凌嵌入式展位现场 飞凌嵌入式展位现场 除了为各厂商提供展示和交流的机会,Elexcon2023还将聚焦“嵌入式与AIoT展”“电源与储能展”“SiP与先进封装展”三大板块带来行业创新展示及高峰论坛,共探全球产业动态及未来技术趋势。 8月24日下午,飞凌嵌入式项目总监王工将在“工业控制与电机驱动解决方案态分论坛”上发表《飞凌嵌入式核心板技术的应用与发展》主题演讲 ,介绍飞凌嵌入式核心板在各行业应用中的独特优势并对嵌入式SoM板卡行业的发展前景进行深入分析。 为期3天的Elexcon2023正在进行中,8月24日~25日将为大家呈现更多行业前沿技术和干货,积极主动地与产业链上下游伙伴交流学习,与更多同仁携手营造有利于行业长远发展的市场环境,推动产业链的持续优化升级,欢迎更多朋友的莅临。 时间:2023年8月23日-8月25日 地点:深圳会展中心(福田)1号厅 飞凌嵌入式展位:1Z55
  • 热度 4
    2023-6-26 00:16
    329 次阅读|
    0 个评论
    基于形式的高效 RISC-V 处理器验证方法 RISC-V的开放性允许定制和扩展基于 RISC-V 内核的架构和微架构,以满足特定需求。这种对设计自由的渴望也正在将验证部分的职责转移到不断壮大的开发人员社群。然而,随着越来越多的企业和开发人员转型RISC-V,大家才发现处理器验证绝非易事。新标准由于其新颖和灵活性而带来的新功能会在无意中产生规范和设计漏洞,因此处理器验证是处理器开发过程中一项非常重要的环节。 RISC-V的开放性允许定制和扩展基于 RISC-V 内核的架构和微架构,以满足特定需求。这种对设计自由的渴望也正在将验证部分的职责转移到不断壮大的开发人员社群。然而,随着越来越多的企业和开发人员转型RISC-V,大家才发现处理器验证绝非易事。新标准由于其新颖和灵活性而带来的新功能会在无意中产生规范和设计漏洞,因此处理器验证是处理器开发过程中一项非常重要的环节。 在复杂性一般的RISC-V 处理器内核的开发过程中,会发现数百甚至数千个漏洞。当引入更多高级特性的时候,也会引入复杂程度各不相同的新漏洞。而某些类型的漏洞过于复杂,导致在仿真环节都无法找到它们。因此必须通过添加形式验证来赋能 RTL 验证方法。从极端漏洞到隐匿式漏洞,形式验证能够让您在合理的处理时间内详尽地探索所有状态。 在本文中,我们将介绍一个基于形式验证的、易于调动的 RISC-V 处理器验证程序。与 RISC-V ISA 黄金模型和 RISC-V 合规性自动生成的检查一起,展示了如何有效地定位那些无法进行仿真的漏洞。通过为每条指令提供一组专用的断言模板来实现高度自动化,不再需要手动设计,从而提高了形式验证团队的工作效率。 1、基于先进内核的处理器开发 嵌入式系统的应用越来越广泛,同时对处理器的性能、功耗和面积(PPA)要求越来越高,因此我们将这样的产业和技术背景下用实际案例来分析处理器的验证。Codasip L31 是一款用于 微控制器 应用的 32 位中端嵌入式 RISC-V 处理器内核。作为一款多功能、低功耗、通用型的 CPU ,它实现了性能和功耗的理想平衡。从物联网设备到工业和汽车控制,或作为大型系统中的深度嵌入式内核,L31可在一个非常小巧紧凑的硅片面积中实现本地处理能力。L31是通过 Codasip Studio 使用 CodAL 语言设计而成,该内核完全可定制,包括经典的扩展和特性,以及实现这些扩展和特性所需的高效和彻底的验证。 图1 Codasip L31处理器内核架构图解(来源:Codasip) 表 1 Codasip L31内核展示了RISC-V处理器的优异特性 特性 描述 指令集架构 (ISA) RV32 I/M/C/F/B 流水线 3级顺序流水线 分支预测器 可选,优化过的单线程性能 并行乘法器 并行实现,单周期乘法 序列 除法器 顺序执行 内存保护 ●具有 2/4/8/16 个区域的可选 MPU ●具有 2/4/8/16 个区域的物理内存属性 机器和用户权限模式 紧耦合存储器 (TCM) ●指令和数据TCM ●可定制大小高达2MB A HB -Lite TCM 辅助端口 接口 用于获取和数据的 32 位 AHB-Lite 接口(带缓存的 AXI-Lite) 浮点单元 (FPU) 可选,单精度 调试 ●标准 RISC-V 调试 ●2/4 JTAG ●2-8 个断点和观察点 ●系统总线接入 中断 ●中断控制器 ●标准 RISC-V CLI NT 执行 ●多达 128 个中断 ●WFI(等待中断) ●NMI(不可屏蔽中断) 2创建最优的RISC-V处理器验证方法 处理器验证需要制定合适的策略、勤勉的工作流程和完整性,而方兴未艾的、更加灵活的RISC-V处理器开发则需要针对自己处理器功能设置做详尽的验证规划;也需要参考一些内核供应商的内外部因素,比如该供应商自己的 开发工具 体现和外部开发工具伙伴,以及同系、同款或者同厂内核的出货量等。 验证处理器意味着需要考虑诸多不确定性。最终产品将运行什么软件?用例是什么?可能发生哪些异步事件?这些未知数意味着较大的验证范围。然而,覆盖整个处理器状态空间是无法实现的,这也不是Codasip这样的 领先 内核供应商的目标。 在确保处理器品质的同时,充分利用时间和资源才是处理器验证的正解。明智的处理器验证意味着在产品开发过程中尽早并高效地发现相关漏洞。在顶层方面,Codasip提供了多种创新的验证路径,其验证方法基于以下内容: 验证是在处理器开发期间与设计团队合作完成的。 验证是所有行业标准技术的组合。使用多种技术可以让您最大限度地发挥每一种技术的潜力,并有效地覆盖尽可能多的极端情况。 验证需持续进行。有效的办法是运用随着处理器复杂程度而不断发展的技术组合。 在验证L31内核时,我们的想法是让仿真和形式验证相辅相成。 2.1仿真的优势和目的 仿真实际上不可或缺,它允许我们在两个级别上进行验证设计: 顶层仿真(Top-level),主要是为了确保设计在最常见的情况下符合其规范(CPU 的 ISA)。 块级仿真(Block-level),以确保微架构按照预期设计。然而,很难将这些检查与顶层架构规范联系起来,因为这通常依赖于定向随机测试生成,因此能够应付棘手和不寻常的情况。 顶层仿真通常不像块级仿真那样特意强调设计。因此,它可以实现针对 ISA 的设计的整体验证。 2.2形式验证的优势和目的 形式验证使用数学技术对以断言形式编写的问题提供有关设计的明确答案。 形式验证工具对断言和设计的组合进行详尽的分析。不需要指定任何刺激,除了指定一些非正常情况以避免假漏洞。该验证工具可以提供详尽的“已证实”答案或“失败”答案,同时生成显示刺激的波形,证明断言是错误的。在大型和复杂的设计中,工具有时只能提供有限的证明,这意味着从重置到特定数量的周期都不存在漏洞场景。买电子元器件现货上唯样商城。同时也存在不同的技术方法来增加该周期循环次数,或获得“已证明”或“失败”的答案。 形式验证用于以下情况: 为完整的验证一个模块,潜在地消除了任何仿真的需要。由于形式验证的计算复杂性,形式化验收(sign-off)仅限于小模块。 除了仿真之外,还要验证一个模块,即使是个大模块,因为形式验证能够在极端情况下找到漏洞,而随机仿真只能“靠运气”找到,而且概率非常低。 处理一些仿真不充分的验证任务,例如时钟门控、X态传播(X-propagation)、数据增量处理(C DC )、等价性检查等。 帮助调查缺少调试信息的已知漏洞,并确定潜在的设计修复。 对漏洞进行分类和识别,以便通过形式验证来学习和改进测试平台/仿真。 为了潜在地帮助仿真,填充覆盖范围中的漏洞。 3解决方案:一种基于形式验证的高效的 RISC-V 处理器验证方法 为了获得一种高效的RISC-V处理器验证方法,我们决定以采用西门子EDA 处理器验证APP来高效验证Codasip L31 RISC-V 内核为例,来进行详尽的说明。该工具的目标是确保 RTL 级别的处理器设计正确且详尽地实现指令集架构 (ISA)规范,而本文希望介绍的是一种端到端的解决方案 1.该工具从一个顶层并有效的“黄金模型”中生成以下: 在 Verilog 语言中,ISA 的单周期执行模型。 一组断言,用于检查待测试模块 (DUT)和模型 (M)在架构级别的功能是否相同。 注意:这并没有进行任何正式等价性检查。 2.当在 DUT 中获取新指令 (I)时,会捕获架构状态 (DUT-init)。 3.该指令在流水线中运行。 4.捕获另一个架构状态(DUT-final)。 5.M 被输入 DUT-init 和 I,并计算出一个新的 M-final 状态。 6.断言检查 M-final 和 DUT-final 中的资源是否具有相同的值。 图 2 3 级 L31 内核的端到端验证流程(当验证指令 I 既没有停止也没有清除缓存数据时) 这种端到端的验证方法可以在比整个CPU 更小、更简单的模块(例如数据缓存)上合理实现。可以在缓存上写入端到端断言,以验证写入特定地址的数据是否从同一地址正确读取。这使用了众所周知的形式验证技术,例如记分牌算法。 然而,对于 CPU来说,手动编写这样的断言是不可行的。它需要指定每条指令的语义,并与所有执行模式交叉。这通常根本不可能实现。 CPU 的形式验证被分成更小的部分,但是仍然无法验证所有部分是否正确执行了 ISA。 使用建议的方法意味着能够立即验证完整的 L31 内核,而无需编写任何复杂的断言。如上所述,黄金模型和检查断言是自动生成的。 这种方法同时具有高度可配置性和自动化性,特别是对于 RISC-V CPU,例如 L31: 用户可以指定设计执行的顶层 RISC-V 参数和扩展。 该工具能够自动从设计中提取数据,例如将架构寄存器与实际每秒浮点运算次数相关联。 该工具允许添加自定义,例如用来验证的新指令(具有为用户“扩展”黄金模型的能力)。 最后,黄金模型不是由Codasip开发的(除了一些自定义部分),这一事实提供了额外的保证,这从验证独立性的角度来看很重要。 本文摘录于《基于形式的高效 RISC-V 处理器验证方法 – 形式化验证》白皮书,出版人为总部位于欧洲的全球领先RISC-V供应商和处理器解决方案领导者,该公司的处理器IP目前已部署在数十亿颗芯片中。Codasip通过开放的RISC-V ISA、Codasip Studio处理器设计自动化工具与高品质的处理器IP相结合,为客户提供定制计算。这种创新方法能够轻松实现定制和差异化设计,从而开发出高性能的、改变游戏规则的产品,实现真正意义上的转型。
相关资源