标签: flyby

作 者听过这样一种说法，DDR的历史，就是一个SI技术变革的过程，说白了就是拓扑与端接之争。DDR2使用的是T拓扑，发展到DDR3，引入了全新的菊花 链—fly-by结构。使用fly-by并不完全因为现在的线路板越来越高密，布局空间越来越受限，主要原因还是DDR3信号传输速率变得更快了，T型拓 扑已经不能满足高速传输的要求。   高速先生前期的文章中提到了fly-by，并且早期的文章对fly-by结构也做过一些介绍。看过文章的网友肯定还记得文中的一些观点,例如：不是所有的DDR都可以使用fly-by；为提高负载的信号质量，fly-by结构可以进行容性负载补偿… （原文链接如下：http://www.edadoc.com/cn/jswz/show_554.html)   这期文章的主题是围绕拓扑结构与端接展开的，我也来说说我对fly-by结构的一些理解。   Stub长度决定信号质量   我们经常见到的使用fly-by结构将内存颗粒串联起来的实例如图1和图2   图1   图2   图1中，stub长度约为200mil，图2 stub约为20mil。这两种做法哪种信号质量更好些呢？高速先生为此专门做仿真验证了一下。建立如下图3拓扑结构。   图3   图3各段线阻抗都取50 ohm。只改变stub长度，四个接收端波形如下图4所示：   图4   从波形可以看出，随着stub长度的增加，波形的过冲现象越来越严重。为更好的评估stub变长对信号带来的影响，我们将近端和远端接收端的眼图对比如下： 图5   由上图5可知，随着Stub变长，眼高逐渐变小，这再次验证了：stub越长信号质量越差。   阻抗补偿有利于改善信号质量   设计过DIMM条的小伙伴们都会注意这样一个细节，就是主网络走线要比到各个分支走线粗，如下图   图6   这么做真的可以改善信号质量？空口无凭，我们还是用仿真数据来说话。搭建如下拓扑结构，只是改变主线段阻抗（最初阻抗都是50ohm），其他变量不变。   主线段阻抗分别取40ohm与50ohm，近端和最远端负载眼图对比如下图7,图7中蓝色眼图代表的是主干线阻抗为40ohm情况，紫色眼图代表的是主干线阻抗是50ohm的情况。   图7   由 上图可知，蓝色眼图比紫色眼图张的更开，也就意味着主线段阻抗偏低信号质量会更好。降低主线段阻抗或者提高后面分支的阻抗的确可以改善信号质量，这个方法 业内把它叫做容性负载补偿。特别是那种负载很多的结构，一条链路上串了8片或者10片DDR颗粒的，做一下容性负载补偿对提升信号质量有很大的帮助。   对于喜欢深入思考的读者来说，文章写到这里肯定是远远不够的，为什么Stub长了信号质量就不好？为什么接收端要做阻抗补偿？这篇文章会针对这些问题做出详细的分析。 http://www.edadoc.com/cn/jswz/show_894.html    

作者听过这样一种说法，DDR的历史，就是一个SI技术变革的过程，说白了就是拓扑与端接之争。DDR2使用的是T拓扑，发展到DDR3，引入了全新的菊花 链—fly-by结构。使用fly-by并不完全因为现在的线路板越来越高密，布局空间越来越受限，主要原因还是DDR3信号传输速率变得更快了，T型拓 扑已经不能满足高速传输的要求。   高速先生前期的文章中提到了fly-by，并且早期的文章对fly-by结构也做过一些介绍。看过文章的网友肯定还记得文中的一些观点,例如：不是所有的DDR都可以使用fly-by；为提高负载的信号质量，fly-by结构可以进行容性负载补偿… （原文链接如下：http://www.edadoc.com/cn/jswz/show_554.html)   这期文章的主题是围绕拓扑结构与端接展开的，我也来说说我对fly-by结构的一些理解。   Stub长度决定信号质量   我们经常见到的使用fly-by结构将内存颗粒串联起来的实例如图1和图2   图1   图2   图1中，stub长度约为200mil，图2 stub约为20mil。这两种做法哪种信号质量更好些呢？高速先生为此专门做仿真验证了一下。建立如下图3拓扑结构。   图3   图3各段线阻抗都取50 ohm。只改变stub长度，四个接收端波形如下图4所示：   图4   从波形可以看出，随着stub长度的增加，波形的过冲现象越来越严重。为更好的评估stub变长对信号带来的影响，我们将近端和远端接收端的眼图对比如下： 图5   由上图5可知，随着Stub变长，眼高逐渐变小，这再次验证了：stub越长信号质量越差。   PS:文章没法一篇发完，系统提示文章内容太多。。    

阻抗补偿有利于改善信号质量   设计过DIMM条的小伙伴们都会注意这样一个细节，就是主网络走线要比到各个分支走线粗，如下图   图6   这么做真的可以改善信号质量？空口无凭，我们还是用仿真数据来说话。搭建如下拓扑结构，只是改变主线段阻抗（最初阻抗都是50ohm），其他变量不变。   主线段阻抗分别取40ohm与50ohm，近端和最远端负载眼图对比如下图7,图7中蓝色眼图代表的是主干线阻抗为40ohm情况，紫色眼图代表的是主干线阻抗是50ohm的情况。   图7   由 上图可知，蓝色眼图比紫色眼图张的更开，也就意味着主线段阻抗偏低信号质量会更好。降低主线段阻抗或者提高后面分支的阻抗的确可以改善信号质量，这个方法 业内把它叫做容性负载补偿。特别是那种负载很多的结构，一条链路上串了8片或者10片DDR颗粒的，做一下容性负载补偿对提升信号质量有很大的帮助。   对于喜欢深入思考的读者来说，文章写到这里肯定是远远不够的，为什么Stub长了信号质量就不好？为什么接收端要做阻抗补偿？下期的文章会针对这些问题做出详细的分析。

摘要：简单地说，Fly_by拓扑结构其实就是菊花链拓扑结构，只是在菊花链的基础上有一定的约束罢了。   作者：周伟 一博科技高速先生团队成员   最近互联网上火热话题之一是BAT三大佬在乌镇世界互联网大会上的峰会论剑，“高富帅们”总是被大家追捧的对象，不追星的我这次我也不能免俗，跟着追了一把风。其中印象最深刻的还是马云大佬的一些话，在此也借大佬的话和大家分享下。   马云表示，“做任何生意，必须想到3W，Win，三个Win，第一个Win，是客户Win，你做任何事情，客户首先要赢，第二个Win，合作伙伴一定要赢，第三个Win，你要赢。三个赢，你少中间任何一个赢，这个生意没法做下去。”   马云更表示，“我今天讲这句话，放在这儿，一百年以后我们来证明，一定是以我为中心变到以他人为中心。IT时代到DT时代，最小的标志是你的思想，如何帮助别人成功。”   由此我又不禁想起了自己的工作价值，以前纯粹做仿真出报告，任务一戳接着一戳，天天同样的任务遇到大致相同的错误，自己没有提升别人也没有提升，大家都在重复同样的错误；自从组建高速先生平台后，发现我们的工作性质变得有意义了，我们把自己的经验和遇到的错误在平台上和大家分享，这个不正是符合大佬的说法吗？让客户进步，也让我们的合作伙伴（客户兼设计人员）进步，同时自己也在进步，我们也走在了大佬说的如何帮助别人成功的路上，想着自己和大佬走在同一条路上的感觉，早上上班高峰期堵车的阴霾一下子就消散了，大佬说不定也在堵车呢，哈哈！   回到正题，上回说了不支持读写平衡功能的DDR3主控芯片是不能用Fly_by拓扑结构的，然后马上有人来问了，到底什么是Fly_by拓扑结构呢？Fly_by到底有什么好处？   简单的说，Fly_by拓扑结构其实就是菊花链拓扑结构，只是在菊花链的基础上有一定的约束罢了，如下图一所示。   图一 Fly_by拓扑结构   当然，Fly_by拓扑是针对DDR3的时钟、地址、控制和命令信号而言，数据信号就不存在fly_by拓扑的说法啦，从上图一来看，这种结构要求主干线到各颗粒的分支尽量短（上图红色部分，时钟信号150mil，其他信号200mil最好），且在末端采用上拉电阻到Vtt，这么看来是不是觉得fly_by其实就是在菊花链的基础上取了个“高大上”的名字罢了？   那fly_by到底有什么好处呢？这个当然是相对于T型结构来说的，如下图二所示的T型结构。   图二 T型拓扑结构   T型拓扑结构，我们又叫等臂分支结构，顾名思义，T型两端的分支需要等长，就好像我们的两支手臂一样。既然涉及到等长，设计人员就比较清楚了，等长就意味着需要绕线，绕线就需要大量的走线空间，谈到空间，大家就都明白了，在现在的寸土寸金时代，哪有那么多的空间哦，所以PCB板上的空间也不例外，空间也意味着money！尼玛，什么都谈钱的时代啊，还能不能好好的做设计了！醒醒，回到现实吧！用T型结构会占用更多的空间，尤其是颗粒很多的情况下，而fly_by从头到尾串下来，不用过多的绕线，当然就比较省空间啦！这也是为什么大多数设计工程师看到DDR3就喜欢用fly_by的缘故吧。   除了省空间，fly_by的信号质量会不会更好一点呢？答案是：it depends……   在SI领域大佬们都喜欢用这个来回答，这简直是放之四海而皆准的答案啊。   确实，这个要看情况。如果DDR3颗粒负载数量多的话（通常4片），采用fly_by的拓扑结构信号质量总体会比T型结构好，但如果颗粒数量比较少（通常4片），那么这2种拓扑的信号质量总体上就没有太大的差别，这个时候采用哪种拓扑就依个人所好了。下图三是同样接了18片颗粒的情况下最好信号的仿真眼图对比，采用fly_by的结果明显好于T型拓扑的结果。   图三     “看得懂的高速设计”是一个自媒体品牌，由一博科技出品。我们用最浅显易懂的方式讲述高速设计的理论与案例。有问题，请微信与我交流，或回复本文。 微信公众号：一博_看得懂的高速设计

摘要：大家都知道DDR3设计通常使用Fly by 拓扑结构，但并非所有的DDR3都适合用Fly by 结构。本文就是一个不当使用 Fly by 结构的案例 。   作者：周伟 一博科技高速先生团队成员     今天阳光明媚，空气清新，一路上开着车竟然畅行无阻，很早就来到了公司，还在楼下悠闲的吃了个早餐，真是很难得啊，不禁一阵窃喜，看来今天走了狗屎运，哈哈！   趁着时间还早，打开电脑正想百度下今天是什么好日子，突然桌上的电话铃声叮叮叮叮的响起来了，平时很少响的电话一大早怎么会有人找呢，不会打错电话了吧。我索性拿起电话，原来是公司分部的设计人员小A。小A说他最近摊上大事了，正急得满头大汗呢，希望我能给他找找原因，原来事情是这样的：   前不久小A设计了一块单板，单板很简单，上面有一个主控芯片拖着2片DDR3颗粒，客户也没有任何要求，就说按照常规布线即可。小A也觉得这个设计很简单，凭着自己好几年的设计经验那还不是小菜一碟、信手拈来之事，所以也没有太多顾虑，三下五除二就完工了，DDR3布线，常规还不就是用Fly_by拓扑，走线简单又省空间，哈哈，等着拿奖金吧。最近板子进入调试阶段，DDR3系统却死活运行不到额定频率，还老是死机，但是降频又能正常工作，各种办法用尽也无济于事，客户只好又来找小A，怀疑是不是PCB板设计有问题，小A此时也摸不着头脑，这么简单的板子怎么可能有问题呢，自己都是按照公司设计规范来做的啊，如果有问题那不是规范有问题？所以小A在束手无策的情况下也就只好找到我们制定规范的SI工程师了。   听了小A的描述，DDR3运行不到额定频率，但降频却工作正常，第一反应是时序问题，肯定是什么影响到了DDR3的时序。小A也算是经验较丰富的设计人员了，对于等长、线间距及电源设计等注意事项应该是烂熟于心的，而且公司也会不定期的培训，查板后也排除了这些问题，板子见如下图一所示。   图一   看来要查看芯片手册了，打开芯片功能规范手册，直接找到DDR控制器部分，下面这句话真是亮瞎了我的“24K钛合金火眼金睛”：     问题找到了，原来这个主控芯片不支持读写平衡功能！既然不支持读写平衡功能，那么这个设计就不能使用Fly_by的拓扑结构，这确实是典型的疏忽大意。   由于无法修改主控芯片内部的参数，也不想降频使用，看来只能使用T型拓扑改版了，可惜啊，小A的疏忽大意差点酿成了大错，还好客户只是前期的小批量测试版本。   各位看官，看到这里您会不会觉得其实设计也不是这么容易的事？稍不留神就有可能阴沟里翻船？所以我们要不断学习，丰富自己的经验，降低出错率。   想了解更多Fly_by的设计及知识吗？请看下回分解！     “看得懂的高速设计”是一个自媒体品牌，由一博科技出品。我们用最浅显易懂的方式讲述高速设计的理论与案例。有问题，请微信与我交流，或回复本文。 微信公众号：一博_看得懂的高速设计