标签: pcb布局

接地无疑是系统设计中最为棘手的问题之一。尽管它的概念相对比较简单，实施起来却很复杂，遗憾的是，它没有一个简明扼要可以用详细步骤描述的方法来保证取得良好效果，但如果在某些细节上处理不当，可能会导致令人头痛的问题。 对于线性系统而言，“地”是信号的基准点。遗憾的是，在单极性电源系统中，它还成为电源电流的回路。接地策略应用不当，可能严重损害高精度线性系统的性能。 对于所有模拟设计而言，接地都是一个不容忽视的问题，而在基于PCB的电路中，适当实施接地也具有同等重要的意义。幸运的是，某些高质量接地原理，特别是接地层的使用，对于PCB环境是固有不变的。由于这一因素是基于PCB的模拟设计的显著优势之一，我们将在本文中对其进行重点讨论。 我们必须对接地的其他一些方面进行管理，包括控制可能导致性能降低的杂散接地和信号返回电压。这些电压可能是由于外部信号耦合、公共电流导致的，或者只是由于接地导线中的过度IR压降导致的。适当地布线、布线的尺寸，以及差分信号处理和接地隔离技术，使得我们能够控制此类寄生电压。 我们将要讨论的一个重要主题是适用于模拟/数字混合信号环境的接地技术。事实上，高质量接地这个问题可以—也必然—影响到混合信号PCB设计的整个布局原则。 目前的信号处理系统一般需要混合信号器件，例如模数转换器(ADC)、数模转换器(DAC)和快速数字信号处理器(DSP)。由于需要处理宽动态范围的模拟信号，因此必须使用高性能ADC和DAC。在恶劣的数字环境内，能否保持宽动态范围和低噪声与采用良好的高速电路设计技术密切相关，包括适当的信号布线、去耦和接地。 过去，一般认为“高精度、低速”电路与所谓的“高速”电路有所不同。对于ADC和DAC，采样（或更新）频率一般用作区分速度标准。不过，以下两个示例显示，实际操作中，目前大多数信号处理IC真正实现了“高速”，因此必须作为此类器件来对待，才能保持高性能。DSP、ADC和DAC均是如此。 所有适合信号处理应用的采样ADC（内置采样保持电路的ADC）均采用具有快速上升和下降时间（一般为数纳秒）的高速时钟工作，即使呑吐量看似较低也必须视为高速器件。例如，中速12位逐次逼近型(SAR) ADC可采用10 MHz内部时钟工作，而采样速率仅为500 kSPS。 Σ-Δ型ADC具有高过采样比，因此还需要高速时钟。即使是高分辨率的所谓“低频”工业测量ADC（例如AD77xx-系列）吞吐速率达到10 Hz至7.5 kHz，也采用5 MHz或更高时钟频率工作，并且提供高达24位的分辨率。 更复杂的是，混合信号IC具有模拟和数字两种端口，因此如何使用适当的接地技术就显示更加错综复杂。此外，某些混合信号IC具有相对较低的数字电流，而另一些具有高数字电流。很多情况下，这两种类型的IC需要不同的处理，以实现最佳接地。 数字和模拟设计工程师倾向于从不同角度考察混合信号器件，本文旨在说明适用于大多数混合信号器件的一般接地原则，而不必了解内部电路的具体细节。 通过以上内容，显然接地问题没有一本快速手册。遗憾的是，我们并不能提供可以保证接地成功的技术列表。我们只能说忽视一些事情，可能会导致一些问题。在某一个频率范围内行之有效的方法，在另一个频率范围内可能行不通。另外还有一些相互冲突的要求。处理接地问题的关键在于理解电流的流动方式。 星型接地 “星型”接地的理论基础是电路中总有一个点是所有电压的参考点，称为“星型接地”点。我们可以通过一个形象的比喻更好地加以理解—多条导线从一个共同接地点呈辐射状扩展，类似一颗星。星型点并不一定在外表上类似一颗星—它可能是接地层上的一个点—但星型接地系统上的一个关键特性是：所有电压都是相对于接地网上的某个特定点测量的，而不是相对于一个不确定的“地”（无论我们在何处放置探头）。 虽然在理论上非常合理，但星型接地原理却很难在实际中实施。举例来说，如果系统采用星型接地设计，而且绘制的所有信号路径都能使信号间的干扰最小并可尽量避免高阻抗信号或接地路径的影响，实施问题便随之而来。在电路图中加入电源时，电源就会增加不良的接地路径，或者流入现有接地路径的电源电流相当大和/或具有高噪声，从而破坏信号传输。为电路的不同部分单独提供电源（因而具有单独的接地回路）通常可以避免这个问题。例如，在混合信号应用中，通常要将模拟电源和数字电源分开，同时将在星型点处相连的模拟地和数字地分开。 单独的模拟地和数字地 事实上，数字电路具有噪声。饱和逻辑（例如TTL和CMOS）在开关过程中会短暂地从电源吸入大电流。但由于逻辑级的抗扰度可达数百毫伏以上，因而通常对电源去耦的要求不高。相反，模拟电路非常容易受噪声影响—包括在电源轨和接地轨上—因此，为了防止数字噪声影响模拟性能，应该把模拟电路和数字电路分开。这种分离涉及到接地回路和电源轨的分开，对混合信号系统而言可能比较麻烦。 然而，如果高精度混合信号系统要充分发挥性能，则必须具有单独的模拟地和数字地以及单独电源，这一点至关重要。事实上，虽然有些模拟电路采用+5 V单电源供电运行，但并不意味着该电路可以与微处理器、动态RAM、电扇或其他高电流设备共用相同+5 V高噪声电源。模拟部分必须使用此类电源以最高性能运行，而不只是保持运行。这一差别必然要求我们对电源轨和接地接口给予高度注意。 请注意，系统中的模拟地和数字地必须在某个点相连，以便让信号都参考相同的电位。这个星点（也称为模拟/数字公共点）要精心选择，确保数字电流不会流入系统模拟部分的地。在电源处设置公共点通常比较便利。 许多ADC和DAC都有单独的“模拟地”(AGND)和“数字地”(DGND)引脚。在设备数据手册上，通常建议用户在器件封装处将这些引脚连在一起。这点似乎与要求在电源处连接模拟地和数字地的建议相冲突；如果系统具有多个转换器，这点似乎与要求在单点处连接模拟地和数字地的建议相冲突。 其实并不存在冲突。这些引脚的“模拟地”和“数字地”标记是指引脚所连接到的转换器内部部分，而不是引脚必须连接到的系统地。对于ADC，这两个引脚通常应该连在一起，然后连接到系统的模拟地。由于转换器的模拟部分无法耐受数字电流经由焊线流至芯片时产生的压降，因此无法在IC封装内部将二者连接起来。但它们可以在外部连在一起。 图1显示了ADC的接地连接这一概念。这样的引脚接法会在一定程度上降低转换器的数字噪声抗扰度，降幅等于系统数字地和模拟地之间的共模噪声量。但是，由于数字噪声抗扰度经常在数百或数千毫伏水平，因此一般不太可能有问题。 模拟噪声抗扰度只会因转换器本身的外部数字电流流入模拟地而降低。这些电流应该保持很小，通过确保转换器输出没有高负载，可以最大程度地减小电流。实现这一目标的好方法是在ADC输出端使用低输入电流缓冲器，例如CMOS缓冲器-寄存器IC。 图1. 数据转换器的模拟地(AGND)和数字地(DGND)引脚应返回到系统模拟地。 如果转换器的逻辑电源利用一个小电阻隔离，并且通过0.1 μF (100 nF)电容去耦到模拟地，则转换器的所有快速边沿数字电流都将通过该电容流回地，而不会出现在外部地电路中。如果保持低阻抗模拟地，而能够充分保证模拟性能，那么外部数字地电流所产生的额外噪声基本上不会构成问题。 接地层 接地层的使用与上文讨论的星型接地系统相关。为了实施接地层，双面PCB（或多层PCB的一层）的一面由连续铜制造，而且用作地。其理论基础是大量金属具有可能最低的电阻。由于使用大型扁平导体，它也具有可能最低的电感。因而，它提供了最佳导电性能，包括最大程度地降低导电平面之间的杂散接地差异电压。 请注意，接地层概念还可以延伸，包括 电压层。电压层提供类似于接地层的优势—极低阻抗的导体—但只用于一个（或多个）系统电源电压。因此，系统可能具有多个电压层以及接地层。 虽然接地层可以解决很多地阻抗问题，但它们并非灵丹妙药。即使是一片连续的铜箔，也会有残留电阻和电感；在特定情况下，这些就足以妨碍电路正常工作。设计人员应该注意不要在接地层注入很高电流，因为这样可能产生压降，从而干扰敏感电路。 保持低阻抗大面积接地层对目前所有模拟电路都很重要。接地层不仅用作去耦高频电流（源于快速数字逻辑）的低阻抗返回路径，还能将EMI/RFI辐射降至最低。由于接地层的屏蔽作用，电路受外部EMI/RFI的影响也会降低。 接地层还允许使用传输线路技术（微带线或带状线）传输高速数字或模拟信号，此类技术需要可控阻抗。 由于“总线(bus wire)”在大多数逻辑转换等效频率下具有阻抗，将其用作“地”完全不能接受。例如，#22标准导线具有约20 nH/in的电感。由逻辑信号产生的压摆率为10 mA/ns的瞬态电流，流经1英寸该导线时将形成200 mV的无用压降： (1) 对于具有2 V峰峰值范围的信号，此压降会转化为大约200 mV或10%的误差（大约“3.5位精度”）。即使在全数字电路中，该误差也会大幅降低逻辑噪声裕量。 图2显示数字返回电流调制模拟返回电流的情况（顶图）。接地返回导线电感和电阻由模拟和数字电路共享，这会造成相互影响，最终产生误差。一个可能的解决方案是让数字返回电流路径直接流向GND REF，如底图所示。这显示了“星型”或单点接地系统的基本概念。在包含多个高频返回路径的系统中很难实现真正的单点接地。因为各返回电流导线的物理长度将引入寄生电阻和电感，所以获得低阻抗高频接地就很困难。实际操作中，电流回路必须由大面积接地层组成，以便获取高频电流下的低阻抗。如果无低阻抗接地层，则几乎不可能避免上述共享阻抗，特别是在高频下。 所有集成电路接地引脚应直接焊接到低阻抗接地层，从而将串联电感和电阻降至最低。对于高速器件，不推荐使用传统IC插槽。即使是“小尺寸”插槽，额外电感和电容也可能引入无用的共享路径，从而破坏器件性能。如果插槽必须配合DIP封装使用，例如在制作原型时，个别“引脚插槽”或“笼式插座”是可以接受的。以上引脚插槽提供封盖和无封盖两种版本。由于使用弹簧加载金触点，确保了IC引脚具有良好的电气和机械连接。不过，反复插拔可能降低其性能。 图2. 流入模拟返回路径的数字电流产生误差电压。 应使用低电感、表面贴装陶瓷电容，将电源引脚直接去耦至接地层。如果必须使用通孔式陶瓷电容，则它们的引脚长度应该小于1 mm。陶瓷电容应尽量靠近IC电源引脚。噪声过滤还可能需要铁氧体磁珠。 这样的话，可以说“地”越多越好吗？接地层能解决许多地阻抗问题，但并不能全部解决。即使是一片连续的铜箔，也会有残留电阻和电感；在特定情况下，这些就足以妨碍电路正常工作。图3说明了这个问题，并给出了解决方法。 图3. 割裂接地层可以改变电流流向，从而提高精度。 由于实际机械设计的原因，电源输入连接器在电路板的一端，而需要靠近散热器的电源输出部分则在另一端。电路板具有100 mm宽的接地层，还有电流为15 A的功率放大器。如果接地层厚0.038 mm，15 A的电流流过时会产生68 μV/mm的压降。对于任何共用该PCB且以地为参考的精密模拟电路，这种压降都会引起严重问题。可以割裂接地层，让大电流不流入精密电路区域，而迫使它环绕割裂位置流动。这样可以防止接地问题（在这种情况下确实存在），不过该电流流过的接地层部分中电压梯度会提高。 在多个接地层系统中，请务必避免覆盖接地层，特别是模拟层和数字层。该问题将导致从一个层（可能是数字地）到另一个层的容性耦合。要记住，电容是由两个导体（两个接地层）组成的，中间用绝缘体（PC板材料）隔离。 具有低数字电流的混合信号IC的接地和去耦 敏感的模拟元件，例如放大器和基准电压源，必须参考和去耦至模拟接地层。具有低数字电流的ADC和DAC（和其他混合信号IC）一般应视为模拟元件，同样接地并去耦至模拟接地层。乍看之下，这一要求似乎有些矛盾，因为转换器具有模拟和数字接口，且通常有指定为模拟接地(AGND)和数字接地(DGND)的引脚。图4有助于解释这一两难问题。 图4. 具有低内部数字电流的混合信号IC的正确接地。 同时具有模拟和数字电路的IC（例如ADC或DAC）内部，接地通常保持独立，以免将数字信号耦合至模拟电路内。图4显示了一个简单的转换器模型。将芯片焊盘连接到封装引脚难免产生线焊电感和电阻，IC设计人员对此是无能为力的，心中清楚即可。快速变化的数字电流在B点产生电压，且必然会通过杂散电容C STRAY 耦合至模拟电路的A点。此外，IC封装的每对相邻引脚间约有0.2 pF的杂散电容，同样无法避免！IC设计人员的任务是排除此影响让芯片正常工作。不过，为了防止进一步耦合，AGND和DGND应通过最短的引线在外部连在一起，并接到模拟接地层。DGND连接内的任何额外阻抗将在B点产生更多数字噪声；继而使更多数字噪声通过杂散电容耦合至模拟电路。请注意，将DGND连接到数字接地层会在AGND和DGND引脚两端施加 V NOISE ，带来严重问题！ “DGND”名称表示此引脚连接到IC的数字地，但并不意味着此引脚必须连接到系统的数字地。可以更准确地将其称为IC的内部“数字回路”。 这种安排确实可能给模拟接地层带来少量数字噪声，但这些电流非常小，只要确保转换器输出不会驱动较大扇出（通常不会如此设计）就能降至最低。将转换器数字端口上的扇出降至最低（也意味着电流更低），还能让转换器逻辑转换波形少受振铃影响，尽可能减少数字开关电流，从而减少至转换器模拟端口的耦合。通过插入小型有损铁氧体磁珠，如图4所示，逻辑电源引脚pin (V D ) 可进一步与模拟电源隔离。转换器的内部瞬态数字电流将在小环路内流动，从V D 经去耦电容到达DGND（此路径用图中红线表示）。因此瞬态数字电流不会出现在外部模拟接地层上，而是局限于环路内。V D 引脚去耦电容应尽可能靠近转换器安装，以便将寄生电感降至最低。去耦电容应为低电感陶瓷型，通常介于0.01 μF (10 nF)和0.1 μF (100 nF)之间。 再强调一次，没有任何一种接地方案适用于所有应用。但是，通过了解各个选项和提前进行规则，可以最大程度地减少问题。 小心处理ADC数字输出 将数据缓冲器放置在转换器旁不失为好办法，可将数字输出与数据总线噪声隔离开（如图4所示）。数据缓冲器也有助于将转换器数字输出上的负载降至最低，同时提供数字输出与数据总线间的法拉第屏蔽（如图5所示）。虽然很多转换器具有三态输出/输入，但这些寄存器仍然在芯片上；它们使数据引脚信号能够耦合到敏感区域，因而隔离缓冲区依然是一种良好的设计方式。某些情况下，甚至需要在模拟接地层上紧靠转换器输出提供额外的数据缓冲器，以提供更好的隔离。 图5. 在输出端使用缓冲器/锁存器的高速ADC 具有对数字数据总线噪声的增强抗扰度。 ADC输出与缓冲寄存器输入间的串联电阻（图4中标示为“R”）有助于将数字瞬态电流降至最低，这些电流可能影响转换器性能。电阻可将数字输出驱动器与缓冲寄存器输入的电容隔离开。此外，由串联电阻和缓冲寄存器输入电容构成的RC网络用作低通滤波器，以减缓快速边沿。 典型CMOS栅极与PCB走线和通孔结合在一起，将产生约10 pF的负载。如果无隔离电阻，1 V/ns的逻辑输出压摆率将产生10 mA的动态电流： (2) 驱动10 pF的寄存器输入电容时，500 Ω串联电阻可将瞬态输出电流降至最低，并产生约11 ns的上升和下降时间： (3) 图6. 接地和去耦点。 由于TTL寄存器具有较高输入电容，可明显增加动态开关电流，因此应避免使用 缓冲寄存器和其他数字电路应接地并去耦至PC板的数字接地层。请注意，模拟与数字接地层间的任何噪声均可降低转换器数字接口上的噪声裕量。由于数字噪声抗扰度在数百或数千毫伏水平，因此一般不太可能有问题。模拟接地层噪声通常不高，但如果数字接地层上的噪声（相对于模拟接地层）超过数百毫伏，则应采取措施减小数字接地层阻抗，以将数字噪声裕量保持在可接受的水平。任何情况下，两个接地层之间的电压不得超过300 mV，否则IC可能受损。 最好提供针对模拟电路和数字电路的独立电源。模拟电源应当用于为转换器供电。如果转换器具有指定的数字电源引脚(V D )，应采用独立模拟电源供电，或者如图6所示进行滤波。所有转换器电源引脚应去耦至模拟接地层，所有逻辑电路电源引脚应去耦至数字接地层，如图6所示。如果数字电源相对安静，则可以使用它为模拟电路供电，但要特别小心。 某些情况下，不可能将VD连接到模拟电源。一些高速IC可能采用+5 V电源为其模拟电路供电，而采用+3.3 V或更小电源为数字接口供电，以便与外部逻辑接口。这种情况下，IC的+3.3 V引脚应直接去耦至模拟接地层。另外建议将铁氧体磁珠与电源走线串联，以便将引脚连接到+3.3 V数字逻辑电源。 采样时钟产生电路应与模拟电路同样对待，也接地并深度去耦至模拟接地层。采样时钟上的相位噪声会降低系统信噪比(SNR)；我们将稍后对此进行讨论。 采样时钟考量 在高性能采样数据系统中，应使用低相位噪声晶体振荡器产生ADC（或DAC）采样时钟，因为采样时钟抖动会调制模拟输入/输出信号，并提高噪声和失真底。采样时钟发生器应与高噪声数字电路隔离开，同时接地并去耦至模拟接地层，与处理运算放大器和ADC一样。 采样时钟抖动对ADC信噪比(SNR)的影响可用以下公式4近似计算： (4) 其中，f为模拟输入频率，SNR为完美无限分辨率ADC的SNR，此时唯一的噪声源来自rms采样时钟抖动tj。通过简单示例可知，如果tj = 50 ps (rms)，f = 100 kHz，则SNR = 90 dB，相当于约15位的动态范围。 应注意，以上示例中的tj 实际上是外部时钟抖动和内部ADC时钟抖动( 称为孔径抖动)的方和根(rss)值。不过，在大多数高性能ADC中，内部孔径抖动与采样时钟上的抖动相比可以忽略。 由于信噪比(SNR)降低主要是由于外部时钟抖动导致的，因而必须采取措施，使采样时钟尽量无噪声，仅具有可能最低的相位抖动。这就要求必须使用晶体振荡器。有多家制造商提供小型晶体振荡器，可产生低抖动（小于5 ps rms）的CMOS兼容输出。 理想情况下，采样时钟晶体振荡器应参考分离接地系统中的模拟接地层。但是，系统限制可能导致这一点无法实现。许多情况下，采样时钟必须从数字接地层上产生的更高频率、多用途系统时钟获得，接着必须从数字接地层上的原点传递至模拟接地层上的ADC。两层之间的接地噪声直接添加到时钟信号，并产生过度抖动。抖动可造成信噪比降低，还会产生干扰谐波。 图7. 从数模接地层进行采样时钟分配。 混合信号接地的困惑根源 大多数ADC、DAC和其他混合信号器件数据手册是针对单个PCB讨论接地，通常是制造商自己的评估板。将这些原理应用于多卡或多ADC/DAC系统时，就会让人感觉困惑茫然。通常建议将PCB接地层分为模拟层和数字层，并将转换器的AGND和DGND引脚连接在一起，并且在同一点连接模拟接地层和数字接地层，如图8所示。这样就基本在混合信号器件上产生了系统“星型”接地。所有高噪声数字电流通过数字电源流入数字接地层，再返回数字电源；与电路板敏感的模拟部分隔离开。系统星型接地结构出现在混合信号器件中模拟和数字接地层连接在一起的位置。 该方法一般用于具有单个PCB和单个ADC/DAC的简单系统，不适合多卡混合信号系统。在不同PCB（甚至在相同PCB上）上具有数个ADC或DAC的系统中，模拟和数字接地层在多个点连接，使得建立接地环路成为可能，而单点“星型”接地系统则不可能。鉴于以上原因，此接地方法不适用于多卡系统，上述方法应当用于具有低数字电流的混合信号IC。 图8. 混合信号IC接地：单个PCB（典型评估/测试板）。 针对高频工作的接地 一般提倡电源和信号电流最好通过“接地层”返回，而且该层还可为转换器、基准电压源和其它子电路提供参考节点。但是，即便广泛使用接地层也不能保证交流电路具有高质量接地参考。 图9所示的简单电路采用两层印刷电路板制造，顶层上有一个交直流电流源，其一端连到过孔1，另一端通过一条U形铜走线连到过孔2。两个过孔均穿过电路板并连到接地层。理想情况下，顶端连接器以及过孔1和过孔2之间的接地回路中的阻抗为零，电流源上的电压为零。 图9. 电流源的原理图和布局，PCB上布设U形走线，通过接地层返回。 这个简单原理图很难显示出内在的微妙之处，但了解电流如何在接地层中从过孔1流到过孔2，将有助于我们看清实际问题所在，并找到消除高频布局接地噪声的方法。 图10. 图9所示PCB的直流电流的流动。 图10所示的直流电流的流动方式，选取了接地层中从过孔1至过孔2的电阻最小的路径。虽然会发生一些电流扩散，但基本上不会有电流实质性偏离这条路径。相反，交流电流则选取阻抗最小的路径，而这要取决于电感。 图11. 磁力线和感性环路（右手法则）。 电感与电流环路的面积成比例，二者之间的关系可以用图11所示的右手法则和磁场来说明。环路之内，沿着环路所有部分流动的电流所产生的磁场相互增强。环路之外，不同部分所产生的磁场相互削弱。因此，磁场原则上被限制在环路以内。环路越大则电感越大，这意味着：对于给定的电流水平，它储存的磁能(Li 2 )更多，阻抗更高(X L = jωL)，因而将在给定频率产生更大电压。 图12. 接地层中不含电阻（左图）和含电阻（右图）的交流电流路径。 电流将在接地层中选取哪一条路径呢？自然是阻抗最低的路径。考虑U形表面引线和接地层所形成的环路，并忽略电阻，则高频交流电流将沿着阻抗最低，即所围面积最小的路径流动。 在图中所示的例子中，面积最小的环路显然是由U形顶部走线与其正下方的接地层部分所形成的环路。图10显示了直流电流路径，图12则显示了大多数交流电流在接地层中选取的路径，它所围成的面积最小，位于U形顶部走线正下方。实际应用中，接地层电阻会导致低中频电流流向直接返回路径与顶部导线正下方之间的某处。不过，即使频率低至1 MHz或2 MHz，返回路径也是接近顶部走线的下方。 小心接地层割裂 如果导线下方的接地层上有割裂，接地层返回电流必须环绕裂缝流动。这会导致电路电感增加，而且电路也更容易受到外部场的影响。图13显示了这一情况，其中的导线A和导线B必须相互穿过。 当割裂是为了使两根垂直导线交叉时，如果通过飞线将第二根信号线跨接在第一根信号线和接地层上方，则效果更佳。此时，接地层用作两个信号线之间的天然屏蔽体，而由于集肤效应，两路地返回电流会在接地层的上下表面各自流动，互不干扰。 多层板能够同时支持信号线交叉和连续接地层，而无需考虑线链路问题。虽然多层板价格较高，而且不如简单的双面电路板调试方便，但是屏蔽效果更好，信号路由更佳。相关原理仍然保持不变，但布局布线选项更多。 对于高性能混合信号电路而言，使用至少具有一个连续接地层的双面或多层PCB无疑是最成功的设计方法之一。通常，此类接地层的阻抗足够低，允许系统的模拟和数字部分共用一个接地层。但是，这一点能否实现，要取决于系统中的分辨率和带宽要求以及数字噪声量。 图13. 接地层割裂导致电路电感增加，而且电路也更容易受到外部场的影响。 其他例子也可以说明这一点。高频电流反馈型放大器对其反相输入周围的电容非常敏感。接地层旁的输入走线可能具有能够导致问题的那一类电容。要记住，电容是由两个导体（走线和接地层）组成的，中间用绝缘体（板和可能的阻焊膜）隔离。在这一方面，接地层应与输入引脚分隔开，如图14所示，它是AD8001高速电流反馈型放大器的评估板。小电容对电流反馈型放大器的影响如图15所示。请注意输出上的响铃振荡。 图14. AD8001AR评估板—俯视图(a)和仰视图(b)。 图15. 10 pF反相输入杂散电容对 放大器(AD8001)脉冲响应的影响。 接地总结 没有任何一种接地方法能始终保证最佳性能。本文根据所考虑的特定混合信号器件特性提出了几种可能的选项。在实施初始PC板布局时，提供尽可能多的选项会很有帮助。 PC板必须至少有一层专用于接地层！初始电路板布局应提供非重叠的模拟和数字接地层，如果需要，应在数个位置提供焊盘和过孔，以便安装背对背肖特基二极管或铁氧体磁珠。此外，需要时可以使用跳线将模拟和数字接地层连接在一起。 一般而言，混合信号器件的AGND引脚应始终连接到模拟接地层。具有内部锁相环(PLL)的DSP是一个例外，例如ADSP-21160 SHARC 处理器。PLL的接地引脚是标记的AGND，但直接连接到DSP的数字接地层。

　　设计人员在选择旁路电容，以及电容用于滤波器、积分器、时序电路和实际电容值非常重要的其他应用时，都必须考虑这些因素。若选择不当，则可能导致电路不稳定、噪声和功耗过大、产品生命周期缩短，以及产生不可预测的电路行为。 　　 电容技术 　　电容具有各种尺寸、额定电压和其他特性，能够满足不同应用的具体要求。常用电介质材料包括油、纸、玻璃、空气、云母、聚合物薄膜和金属氧化物。每种电介质均具有特定属性，决定其是否适合特定的应用。 　　在电压调节器中，以下三大类电容通常用作电压输入和输出旁路电容：多层陶瓷电容、固态钽电解电容和铝电解电容。 　　 多层陶瓷电容 　　多层陶瓷电容(MLCC)不仅尺寸小，而且将低ESR、低ESL和宽工作温度范围特性融于一体，可以说是旁路电容的首选。不过，这类电容也并非完美无缺。根据电介质材料不同，电容值会随着温度、直流偏置和交流信号电压动态变化。另外，电介质材料的压电特性可将振动或机械冲击转换为交流噪声电压。大多数情况下，此类噪声往往以微伏计，但在极端情况下，机械力可以产生毫伏级噪声。 　　电压控制振荡器(VCO)、锁相环(PLL)、RF功率放大器(PA)和其他模拟电路都对供电轨上的噪声非常敏感。在VCO和PLL中，此类噪声表现为相位噪声；在RF PA中，表现为幅度调制；而在超声、CT扫描以及处理低电平模拟信号的其他应用中，则表现为显示伪像。尽管陶瓷电容存在上述缺陷，但由于尺寸小且成本低，因此几乎在每种电子器件中都会用到。不过，当调节器用在噪声敏感的应用中时，设计人员必须仔细评估这些副作用。 　　 固态钽电解电容 　　与陶瓷电容相比，固态钽电容对温度、偏置和振动效应的敏感度相对较低。新兴一种固态钽电容采用导电聚合物电解质，而非常见的二氧化锰电解质，其浪涌电流能力有所提高，而且无须电流限制电阻。此项技术的另一好处是ESR更低。固态钽电容的电容值可以相对于温度和偏置电压保持稳定，因此选择标准仅包括容差、工作温度范围内的降压情况以及最大ESR。 　　导电聚合物钽电容具有低ESR特性，成本高于陶瓷电容而且体积也略大，但对于不能忍受压电效应噪声的应用而言可能是唯一选择。不过，钽电容的漏电流要远远大于等值陶瓷电容，因此不适合一些低电流应用。 　　固态聚合物电解质技术的缺点是此类钽电容对无铅焊接过程中的高温更为敏感，因此制造商通常会规定电容在焊接时不得超过3个焊接周期。组装过程中若忽视此项要求，则可能导致长期稳定性问题。 　　 铝电解电容 　　传统的铝电解电容往往体积较大、ESR和ESL较高、漏电流相对较高且使用寿命有限（以数千小时计）。而OS-CON电容则采用有机半导体电解质和铝箔阴极，以实现较低的ESR。这类电容虽然与固态聚合物钽电容相关，但实际上要比钽电容早10年或更久。由于不存在液态电解质逐渐变干的问题，OS-CON型电容的使用寿命要比传统的铝电解电容长。大多数电容的工作温度上限为105℃，但现在OS-CON型电容可以在最高125℃的温度范围内工作。 　　虽然OS-CON型电容的性能要优于传统的铝电解电容，但是与陶瓷电容或固态聚合物钽电容相比，往往体积更大且ESR更高。与固态聚合物钽电容一样，这类电容不受压电效应影响，因此适合低噪声应用。 　　 为LDO电路选择电容 　　 1 输出电容 　　低压差调节器(LDO)可以与节省空间的小型陶瓷电容配合使用，但前提是这些电容具有低等效串联电阻(ESR)；输出电容的ESR会影响LDO控制环路的稳定性。为确保稳定性，建议采用至少1μF且ESR最大为1Ω的电容。 　　输出电容还会影响调节器对负载电流变化的响应。控制环路的大信号带宽有限，因此输出电容必须提供快速瞬变所需的大多数负载电流。当负载电流以500mA/μs的速率从1mA变为200mA时，1μF电容无法提供足够的电流，因而产生大约80mV的负载瞬态，如图1所示。当电容增加到10μF时，负载瞬态会降至约70mV，如图2所示。当输出电容再次增加并达到20μF时，调节器控制环路可进行跟踪，主动降低负载瞬态，如图3所示。这些示例都采用线性调节器ADP151，其输入和输出电压分别为5V和3.3V。 图1  瞬态响应(COUT=1μF) 图2 瞬态响应(COUT=10μF) 图3 瞬态响应(COUT=20μF) 　　 2 输入旁路电容 　　在VIN和GND之间连接一个1μF电容可以降低电路对PCB布局的敏感性，特别是在长输入走线或高信号源阻抗的情况下。如果输出端上要求使用1μF以上的电容，则应增加输入电容，使之与输出电容匹配。 　　 3 输入和输出电容特性 　　输入和输出电容必须满足预期工作温度和工作电压下的最小电容要求。陶瓷电容可采用各种各样的电介质制造，温度和电压不同，其特性也不相同。对于5V应用，建议采用电压额定值为6.3～10V的X5R或X7R电介质。Y5V和Z5U电介质的温度和直流偏置特性不佳，因此不适合与LDO一起使用。 　　图4所示为采用0402封装的1μF、10V X5R电容与偏置电压之间的关系。电容的封装尺寸和电压额定值对其电压稳定性影响极大。一般而言，封装尺寸越大或电压额定值越高，电压稳定性也就越好。X5R电介质的温度变化率在-40～+85℃温度范围内为±15%，与封装或电压额定值没有函数关系。 图4 电容与电压的特性关系 　　要确定温度、元件容差和电压范围内的最差情况下电容，可用温度变化率和容差来调整标称电容，见公式1。 CEFF=CBIAS×(1-TVAR)×(1-TOL)                        (1) 　　其中，CBIAS是工作电压下的标称电容；TVAR是温度范围内最差情况下的电容变化率（百分率）；TOL是最差情况下的元件容差（百分率）。 　　本例中，X5R电介质在–40～+85℃范围内的TVAR为15%；TOL为10%；CBIAS在1.8 V时为0.94μF，如图4所示。将这些值代入公式1，即可得出： CEFF=0.94μF×(1-0.15)×(1-0.1)=0.719μF 　　在工作电压和温度范围内，ADP151的最小输出旁路电容额定值为0.70μF，因而此电容符合该项要求。

　开关模式电源用于将一个电压转换为另一个电压。这种电源的效率通常很高，因此，在许多应用中，它取代了线性稳压器。 　　开关频率与开关转换 　　开关模式电源以一定的开关频率工作。开关频率既可以是固定的（例如在PWM型控制中），也可以根据某些因素而变化（例如在PFM或迟滞型控制中）。无论何种情况，开关模式电源的工作原理，都在于它有一定的开启时间Ton和一定的关闭时间Toff.图1显示了一个50%占空比的典型开关周期。这意味着，在完整周期T的50%时间里，转换器中有某一电流；在另外50%时间里，转换器中有不同的电流。 　当我们考虑系统噪声时，实际的开关频率（换言之，周期长度T）并不是很重要。如果它在系统的敏感信号频率范围内，开关频率或其谐波可能会影响系统。但一般而言，开关频率并不是影响系统的最大因素。 　　在开关模式电源中，真正重要的是开关转换的速度。在图1的下半部分，我们可以看到开关转换在时间标度上的放大图。在周期T为2us的时间标度上，对于500kHz PWM开关频率，转换看起来像是一条垂直线，如图1的上半部分所示。但放大后，如图1的下半部分所示，我们可以看到，开关转换通常需要30到90ns的时间。 　　为什么良好的PCB布局布线非常重要？ 　　每2.5cm PCB走线具有大约20nH的走线电感。确切的电感值取决于走线的厚度、宽度和几何形状，但根据经验，一般取20nH/2.5cm切实可行。假设一个降压稳压器提供5A的输出电流，我们将会看到电流从0A切换到5A.当开关电流很大且开关转换时间很短时，我们可以利用下面的公式，计算微小的走线电感会产生多大的电压偏移： 　　由此可见，仅仅2.5cm的走线电感就能产生相当大的电压偏移。这种偏移甚至常常导致开关模式电源完全失效。将输入电容放在离开关稳压器输入引脚几厘米的地方，通常就会导致开关电源不能工作。在布局布线不当的电路板上，如果开关电源仍能工作，它将产生非常大的电磁干扰（EMI）。 　　在上面的公式中，我们唯一能改变的参数是走线电感。我们可以使走线尽可能短，从而降低走线电感。较厚的铜线也有助于降低电感。由于负载所需的功率固定，因此我们无法改变电流参数。对于转换时间而言，我们可以改变，但一般不想改变。减慢转换时间可以降低产生的电压偏移，从而降低EMI,但是开关损耗却会提高，我们将不得不以较低的开关频率并利用昂贵而庞大的电源器件工作。 　　找到交流电流走线 　　在开关模式电源的PCB布局布线中，最重要的准则是以某种方式使交流走线尽可能短。如果能认真遵守这一准则，良好的电路板布局布线可以说已经成功了80%.为了找到这些在很短的时间（转换时间）内将电流从"满电流"变为"无电流"的交流走线，我们将原理图绘制了三次。如图2所示，它是一个简单的降压型开关模式电源。在顶部的原理图中，我们用虚线画出了开启时间内电流的流动。在中间的原理图中，我们用虚线画出了关闭时间内电流的流动。底部的原理图特别值得注意。这里，我们画出了电流从开启时间变为关闭时间的所有走线。 　　图2底部原理图中的这些走线是交流走线，必须使其尽可能短，以降低寄生电感。 通过这种方法，我们可以轻松找到任何开关模式电源拓扑结构的交流电流走线。 　　在评估现有的电路板布局布线时，一个好的办法是将其打印在纸上，并放上一张透明的塑料板，然后用不同颜色的笔，画出开启时间和关闭时间内的电流流向及相应的交流走线。虽然我们倾向于认为，能够在头脑中完成这一相对简单的工作，但在思维过程中，我们常常会犯一些小错误，因此，强烈建议在纸上绘出走线。 《电子设计技术》网站版权所有，谢绝转载 　　实现良好的PCB布局布线 　　图2显示了降压稳压器的交流走线。必须注意，某些接地走线也是交流走线，同样需要保持尽可能短。此外，对于这些交流电流路径，建议不要使用任何过孔，因为过孔的电感也相当高。对于这一规则，仅有非常少的例外情况。如果交流路径不使用过孔，将实际导致比过孔本身更大的走线电感，那么建议使用过孔。多个过孔并联优于仅使用单个过孔。 　　图3所示为采用ADI公司ADP2300降压稳压器的电路板的布局布线示例。我们检查一下，图中的交流走线是否是按绝对最短的路径布设。图2用字母A、B、C表示了交流电流连接。 　图3中的连接A是按照尽可能短的路径布设，因为C2的高侧连接能够以最短的走线连接到开关MOSFET（ADP2300的引脚5,即Vin引脚）。 　　连接B是引脚6（SW引脚）与二极管D1的阴极侧之间的走线。在图3中，我们同样看到该走线尽可能短，以降低走线电感。 　　连接C是二极管D1的阳极与C2的接地连接之间的走线。这两个器件的焊盘彼此相邻，具有最低的走线电感。此外，这也有利于该交流电流不经过安静的接地层。接地层应仅用作基准电压，最好没有电流（特别是没有交流电流）流过接地层。C2旁边的过孔将PCB顶层的接地区域连接到底层的地，但没有交流电流流经这些过孔。 　　电感的特殊考虑 　　在EMI方面，我们也必须考虑电感。实际器件并不像许多人认为的那样对称。电感有一个磁芯，磁芯周围绕着电线。绕组总有一个起始端和一个结束端。起始端连接到电感的内绕组，结束端从电感的外绕组接出。图4所示为典型的鼓式电感的示意图。绕组的起始端通常在器件上标有一个圆点。将起始端连接到高噪声开关节点，将结束端连接到安静的电压非常重要。对于降压稳压器，安静的电压就是输出电压。这样，外绕组上的固定电压，可以在电气上屏蔽内绕组上的交流开关节点电压，从而电源的EMI将会较低。 图4:电感的绕组起始端和结束端 　顺便提一下，所谓的屏蔽电感也是如此。具有一定磁导率的屏蔽电感的外部，确实使用了某种屏蔽材料，该材料会收紧封装侧的大部分磁力线。然而，这种材料只能抑制磁场，而不能抑制电场。外绕组上的交流电压主要是电气或容性耦合引起的问题，屏蔽电感的屏蔽材料没有抑制此类耦合。因此，屏蔽电感也应放在电路板上，以便将高噪声开关节点连接到绕组起始端，从而将EMI降到最低。 　　开关模式电源良好电路板布局布线的基础 　　工程课程一般不会教授如何实现良好的电路板布局布线。高频RF类课程会研究走线阻抗的重要性，但需要自行构建系统电源的工程师，通常不会将电源视为高频系统，而忽视了电路板布局布线的重要性。电路板布局布线不当引起的大多数问题，都可以归结为未控制交流电流走线尽可能短并且紧凑。了解本文所述电路板布局布线准则背后的理由并严格遵守，将能够把开关模式电源的任何PCB相关问题降到最小。 《电子技术设计》网站版权所有，谢绝转载

对于开关模式转换器而言，出色的印制电路板(PCB)布局对获得最佳系统性能至关重要。若PCB设计不当，则可能造成以下后果：对控制电路产生太多噪声而影响系统的稳定性；在PCB迹线上产生过多损耗而影响系统效率；造成过多的电磁干扰而影响系统的兼容性。 ZXLD1370是一款多拓扑开关模式LED驱动控制器，每个不同的拓扑结构中都嵌有外部开关器件。该LED驱动器适用于降压、升压或降压-升压模式。 本文将以ZXLD1370器件为例，讨论PCB设计的考虑因素并提供相关建议。 考虑迹线宽度 对于开关模式的电源电路，主开关和相关功率器件载有大电流。用于连接这些器件的迹线具有与其厚度、宽度和长度相关的电阻。电流流经迹线时产生的热量不仅会降低效率，而且会使迹线的温度上升。为了限制温升，确保迹线宽度足以应对额定开关电流非常重要。 以下方程显示了温升与迹线横截面积之间的关系。 对于用表贴器件设计的开关模式功率转换器应用而言，PCB上的铜面亦可用作功率器件的散热器。因传导电流引起的迹线温升应被降到最低。建议把迹线温升限制在5oC以下。 考虑迹线布局 必须合理设计迹线布局，才能达到ZXLD1370 LED驱动器的最佳性能。以下指引可以让基于ZXLD1370的应用设计无论是在降压模式还是升压模式下都能获得最大性能。 降压模式 图1显示了ZXLD1370在降压模式下工作的典型原理图。主要开关回路由Q1、D1、L1及输入去耦电容C3、由LED形成的负载、输出滤波电容C5和检测电阻组成。 C2是ZXLD1370的去耦电容电源轨。要保障ZXLD1370的稳定工作，C3应以最短的PCB迹线长度，直接与ZXLD1370的VIN和GND脚相连。 为说明开启和关闭阶段的电流方向，图2对原理图进行重新绘制，将开关电路放在了原理图的右边。 在开启阶段(Q1开启)，关闭阶段遗留的电感电流将流过主开关Q1。开关电流路径的突变将使导线(在图中以紫色突出显示，即Q1漏极和D1阴极之间的导线、Q1源极和C3之间的导线以及D1和C3之间的导线)内产生较大的电流变化(di/dt)。 《电子设计技术》网站版权所有，谢绝转载 在关闭阶段(Q1关闭)，开启阶段存储的电感电流将流过续流整流器D1。开关电流路径的突变将使紫色突出显示的相同导线内产生较大的电流变化(di/dt)。 由开关产生的尖峰电压的大小与突出显示的迹线的电阻和寄生电感有关。要把开关产生的尖峰电压降到最低，就需要确保这些迹线够短、够宽。 图3显示了具备所有功率器件的降压PCB布局。该布局示例具有以下特点：尽可能使Q1、D1和C3之间的迹线达到最短，这有助于减少迹线的电阻和寄生电感产生的噪声；所有迹线都位于PCB的同一侧，这有助于减少任何经由过孔产生的噪声。 升压模式 图4显示了ZXLD1370在升压模式下工作的典型原理图。主要开关回路由Q1、D1、感应电阻R1、L1及输入去耦电容C3、由LED形成的负载和输出滤波电容器C5组成。 C2是ZXLD1370的电源轨去耦电容。为确保ZXLD1370稳定工作，C3应以最短的PCB迹线长度，直接与ZXLD1370的VIN的GND脚相连。 为说明开启及关闭阶段的电流方向，图5对原理图进行重新绘制，将开关电路放在了原理图的右边。 在开启阶段(Q1开启)，关闭阶段存储的电感电流将流过主开关Q1。开关电流路径的突变将使导线(在图中以紫色突出显示，即Q1漏极和D1阴极之间的导线、Q1源极和C5之间的导线以及D1和C5之间的导线)内产生较大的电流变化(di/dt)。 在关闭阶段(Q1关闭)，开启阶段保存的电感电流将通过不受限制的整流器D1。开关电流路径的突然转变亦会使同一组导体内的高电流(di/dt)发生改变，在图中以紫色显示。 由开关产生的尖峰电压的大小与突出显示的迹线的电阻和寄生电感有关。要把开关产生的尖峰电压降到最低，就要确保这些迹线够短、够宽。 图6显示了具备所有功率器件的升压PCB布局。该布局示例具有以下特点：尽可能使Q1、D1和C5之间的迹线达到最短，这有助于减少迹线的电阻及寄生电感产生的噪声；所有迹线都位于PCB的同一侧，这有助于减少经由任何过孔产生的噪声。 本文小结 对于所有开关稳压器而言，精心的PCB布局对确保良好工作和降低辐射和传导噪声都至关重要。ZXLD1370在任何工作模式下都是如此。通过把布线长度减到最低，就可以避免产生较大的di/dt。打造出色PCB布局的关键在于了解电流路径并借此进行设计。设计人员亦可计算出如何进一步利用迹线围绕功率器件，以获得良好的散热布局。 《电子技术设计》网站版权所有，谢绝转载

PCB布局设计中格点的设置技巧 设计在不同阶段需要进行不同的各点设置，在布局阶段可以采用大格点进行器件布局；对于IC、非定位接插件等大器件，可以选用50~100mil的格点精度进行布局，而对于电阻电容和电感等无源小器件，可采用25mil的格点进行布局。大格点的精度有利于器件的对齐和布局的美观。 PCB布局规则： 1、在通常情况下，所有的元件均应布置在电路板的同一面上，只有顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴片IC等放在低层。 2、在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，在一般情况下不允许元件重叠；元件排列要紧凑，元件在整个版面上应分布均匀、疏密一致。 3、电路板上不同组件相临焊盘图形之间的最小间距应在1MM以上。 4、离电路板边缘一般不小于2MM.电路板的最佳形状为矩形，长宽比为3:2或4:3.电路板面尺大于200MM乘150MM时，应考虑电路板所能承受的机械强度。 PCB布局技巧： 在PCB的布局设计中要分析电路板的单元，依据起功能进行布局设计，对电路的全部元器件进行布局时，要符合以下原则： 1、按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。 2、以每个功能单元的核心元器件为中心，围绕他来进行布局。元器件应均匀、整体、紧凑的排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。 3、在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件并行排列，这样不但美观，而且装旱容易，易于批量生产。 特殊元器件与布局设计 在PCB中，特殊的元器件是指高频部分的关键元器件、电路中的核心元器件、易受干扰的元器件、带高压的元器件、发热量大的元器件，以及一些异性元器件，这些特殊元器件的位置需要仔细分析，做带布局合乎电路功能的要求及生产的需求。不恰当的放置他们可能产生电路兼容问题、信号完整性问题，从而导致PCB设计的失败。 在 PCB 设计中如何放置特殊元器件时首先考虑PCB尺寸大小。PCB尺寸过大时，印刷线条长，阻抗增加，抗燥能力下降，成本也增加；过小时，散热不好，且临近线条容易受干扰。在确定PCB的尺寸后，在确定特殊元件的摆方位置。最后，根据功能单元，对电路的全部元器件进行布局。特殊元器件的位置在布局时一般要遵守以下原则： 1、尽可能缩短高频元器件之间的连接，设法减少他们的分布参数及和相互间的电磁干扰。易受干扰的元器件不能相互离的太近，输入和输出应尽量远离。 2一些元器件或导线有可能有较高的电位差，应加大他们的距离，以免放电引起意外短路。高电压的元器件应尽量放在手触及不到的地方。 3、重量超过15G的元器件，可用支架加以固定，然后焊接。那些又重又热的元器件，不应放到电路板上，应放到主机箱的底版上，且考虑散热问题。热敏元器件应远离发热元器件。 4、对与电位器、可调电感线圈、可变电容器、微动开关等可调元器件的布局应考虑整块扳子的结构要求，一些经常用到的开关，在结构允许的情况下，应放置到手容易接触到的地方。元器件的布局到均衡，疏密有度，不能头重脚轻。 一个产品的成功，一是要注重内在质量。而是要兼顾整体的美观，两者都比较完美的扳子，才能成为成功的产品。 元器件的放置一般顺序： 1、放置与结构有紧密配合的元器件，如电源插座、指示灯、开关、连接器等。 2、放置特殊元器件，如大的元器件、重的元器件、发热元器件、变压器、IC等。 3、放置小的元器件。 布局的检查 1、电路板尺寸和图纸要求加工尺寸是否相符合。 2、元器件的布局是否均衡、排列整齐、是否已经全部布完。 3、各个层面有无冲突。如元器件、外框、需要私印的层面是否合理。 3、常用到的元器件是否方便使用。如开关、插件板插入设备、须经常更换的元器件等。 4、热敏元器件与发热元器件距离是否合理。 5、散热性是否良好。 6、线路的干扰问题是否需要考虑。   本文转自 电子圈（www.dianziq.com) ：http://www.dianziq.com/wenda/question/question!fetchShareInfo.action?qid=14836